-
ref :SV中增加了一种方式ref,指定为引用而不是复制。这种方式只能用在automatic的子程序中,这种参数的好处是在子程序中修改变量对调用它的模块随时可见。 其值是该变量的最后一次赋值。若一个变量连接到多个ref端口,会有竞争风险,因为多个模块的端口可能同时更新其值。
-
inout端口用于建模双向连接,多个inout端口驱动一个变量,sv会根据驱动器的值和强度决定最终信号的值。
-
fork…joinX 的区别
- fork…join: 必须等到ment1,ment2,ment3全部执行完之后,ment4才可以执行。
- fork…join_any: 等到ment1,ment2,ment3之中任何一个执行完毕之后,ment4 可以执行
- fork…join_none: ment4的执行与否不依赖于ment1,ment2和ment3,他们可以同步执行。
-
局部数据存储 automatic作用
-
Verilog中由于任务中局部变量会使静态存储区,当在多个地方调用同一个任务时,不同线程之间会窜用这些局部变量。可能导致错误。
-
Systemverilog中,module和program块中,缺省使用静态存储;如果想使用自动存储分配(不会窜用),需加入automatic关键词。(一般都要加)
-
-
对于router这个DUT,比较器比较的时候不能直接拿发生器产生的数据和DUT输出的数据比较,而应该拿DUT输入端口数据(也就是driver输出的数据)和输出比较。
-
常见四种数组类型,哪些可以拿== !=作比较,定长数组,队列,动态数组。
路科验证学习笔记(V0_23)——使用task进行验证
最新推荐文章于 2023-05-11 16:29:47 发布