如何使用modelsim/questasim独立仿真xilinx的IP

最新推荐文章于 2022-08-29 21:43:25 发布

Arist9612

最新推荐文章于 2022-08-29 21:43:25 发布

阅读量1.2k

点赞数 3

分类专栏： Vivado学习笔记

本文链接：https://blog.csdn.net/qq_43445577/article/details/115255784

版权

Vivado学习笔记专栏收录该内容

8 篇文章 0 订阅

订阅专栏

本文档详细介绍了如何在Vivado中编译Xilinx IP库，以及后续的仿真步骤，包括创建工程、编写RTL代码、搭建testbench和重点讲解的编写脚本文件过程。在脚本文件部分，提到了如何添加IP到仿真工程，并指出了查看IP仿真需求的方法。通过这些步骤，读者可以掌握Xilinx IP在设计与验证中的应用。

摘要由CSDN通过智能技术生成

1. 编译xilinx IP的库

这部分在网上有很多教程，也可查看高亚军《vivado从此开始》4.1.2小节。

2. 构建仿真元素

2.1 创建工程

2.2 编写RTL代码、添加IP

2.3 搭建 testbench

2.4 编写脚本文件 [重点]

和altera的IP仿真类似，不过xilinx是单独把需要仿真用到的IP添加进来。可以通过查阅proj.srcs/sources_1/ip/ip_name/sim/IP.v文件，查看该IP仿真所需的IP类型和版本。
在仿真命令中使用 -L 将所需的IP库添加到仿真的工程中。

quit -sim
.main clear

vlib work
vmap work work

vlog ./../*.srcs/sources_1/new/OC.v

# 编译源文件
vlog ./../*.srcs/sources_1/find_init_ref.v
vlog ./../*.srcs/sources_1/code_density_init.v
vlog ./../*.srcs/sources_1/find_alter_ref.v
vlog ./../*.srcs/sources_1/code_density_alter.v
vlog ./../*.srcs/sources_1/kind_judge.v
vlog ./../*.srcs/sources_1/new/kind_judge_aver.v
vlog ./../*.srcs/sources_1/edge_gen.v

vlog ./../*.srcs/sources_1/kind_judge_upload.v

# 编译IP文件
vlog ./../*.srcs/sources_1/ip/Fxx_ram/sim/*.v
vlog ./../*.srcs/sources_1/ip/clk_need_update_ref_ram/sim/*.v
vlog ./../*.srcs/sources_1/ip/kind_judge_aver_fifo/sim/*.v
vlog ./../*.srcs/sources_1/ip/kind_judge_fifo/sim/*.v
vlog ./../*.srcs/sources_1/ip/edge_mem/sim/*.v


# 编译 testbench
vlog ./OC_tb.v

# 开始仿真 注意需要连接 xilinx 的IP库
vsim -L D:/Questasim/Questasim_xlib/blk_mem_gen_v8_4_2 -L D:/Questasim/Questasim_xlib/fifo_generator_v13_2_3  -t ns -voptargs=+acc work.OC_tb


add wave -divider {tb}
add wave  -radix unsigned  OC_tb/*
add wave -divider {find_alter_ref_inst}
# add wave  -radix unsigned  OC_tb/OC_dut/find_init_ref_inst/*
# add wave  -radix unsigned  OC_tb/OC_dut/code_density_init_inst/*
add wave  -radix unsigned  OC_tb/OC_dut/find_alter_ref_inst/*


# add wave -divider {inst}
# add wave  -radix unsigned  OC_tb/OC_dut/*

# run 1us
run -all