【EDA】实验2：利用74161计数器芯片设计M=12的计数器

最新推荐文章于 2022-09-12 00:00:15 发布
VIP文章 最新推荐文章于 2022-09-12 00:00:15 发布
阅读量5.1k 收藏 17
点赞数 1
分类专栏： 个人学习 文章标签： EDA Quartus 数字电路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lilei4136619/article/details/83418963
版权

【EDA】实验2：利用74161计数器芯片设计M=12的计数器

一.实验内容

1.利用74161计数器芯片设计一个M=12的计数器
2.利用Quartus软件进行设计和仿真
3.观察仿真波形

二.实验步骤

本次实验采用Quartus软件进行，详细步骤同实验1类似，相关内容可以参考：【EDA】实验1：拼接4-16译码器，以下仅展示关键步骤。

1. 元件的连接

M=12的计数器具体设计如下图：

最低0.47元/天 解锁文章
lilei4136619
关注
  • 1
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
EDA/PLD中的基于CPLD芯片EPM7128设计数据合并转换器
12-08
摘要：介绍了基于CPLD芯片EPM7128设计的数据合并转换器。其中，控制串行口数据合并时间的计数器电路和并行数据转换成串行的移位电路都是在CPLD中完成的，数据块合并由相应的软件实现，最终形成PCM流输出。关键词：CPLD　数据合并转换器　串行口　PCM流   数据交换机的传送速率很高，当其和串行口通信时，在发送前把数据分为两部分分别发送到串行口，然后经过数据合并转换器把各个串行口的数据合并在一起并转换成PCM流。本文介绍了基于CPLD芯片EPM7128设计的数据合并转换器。   1 数据合并转换器硬件电路1.1 主要硬件简介EPM7128是可编程的大规模逻辑器件，为AL
EDA六位十六进制可逆计数器和七段译码器
12-10
用MaxPlusII实现的六位可逆十六进制可逆计数器和七段译码器，在altera的芯片上亲测可用，用MaxPlusII打开顶层设计图以后，直接下载到芯片上就可以运行了。
基于可编程器件的任意进制计数器的设计方法
04-16
采用可编程器件设计电路，利用MAX+plus II设计软件中LPM元件库所提供的lpm_counter元件，实现任意进制计数器的设计。该计数器电路与结构无关，可编程器件的芯片利用率及效率达到最优，加快复杂计数器设计进程，减少调试时间，优化系统设计。
EDA/PLD中的PLD设计方法及步骤
11-05
1、PLD器件的设计步骤 　　1.1.电路逻辑功能描述 　　PLD器件的逻辑功能描述一般分为原理图描述和硬件描述语言描述，原理图描述是一种直观简便的方法，它可以将现有的小规模集成电路实现的功能直接用PLD器件来实现，而不必去将现有的电路用语言来描述，但电路图描述方法无法做到简练；硬件描述语言描述是可编程器件设计的另一种描述方法，语言描述可能精确和简练地表示电路的逻辑功能，现在在PLD的设计过程中广泛使用，并且有更加浒的趋势，常用的硬件描述语言有ABEL,VHDL语言等，其中ABEL是一种简单的硬件描述语言，其支持布尔方程、真值表、状态机等逻辑描述，适用于计数器、译码器、运算电路、比较器等逻
用74161计数器芯片 设计十二进制计数器
NueyLi的博客
10-20 1万+
新建BDF文件，搭建电路 波形仿真
用74161实现12进制与20进制
74138
03-28 2万+
今天天气很不好，想起了我家那里，高三下午自习，有次外面突然开始刮气起大风，然后我就看着天空一点一点变黄，满天的沙尘，我们那里叫沙城可能就是由此而来的 吧，不过现在治理的沙尘暴已经近乎绝迹了，欢迎大家到我的家乡做客。我家那里的红酒还是不错的。还可以泡温泉。开始正题。用74161实现不同的进制。首先看下74161，ABCD称作数据段，对于初学者总是认为输入端（我就是），这个是给定的数值，比如1100，...
使用Quartus II9.0实现用74161计数器设计一个20进制的计数器
Python_banana的博客
10-16 1万+
用74161计数器芯片设计一个20进制的计数器 因为我们知道74161是16进制计数器，16<20，所以我们要用2个74161计数器，可以将一个74161变为二进制，一个74161变为10进制从而完成设计。事实上，采用74160计数器将更加方便，但这里我们采用的是74161计数器。 我们先建立一个project，然后新建一个Block Diagram文件双击BDF空白处，添加组件符号。如图所...
FPGA作业1：利用74161设计12进制计数器
weixin_40376722的博客
10-18 1万+
1.首先，建立工程，新建BDF文件，在BDF文件中画出电路图，如图所示： 2.由于输入输出数目较少，PIN管脚设置采用手动输入的方法，设置后如图所示： 然后点击start compilcation进行编译，得到如下结果： 3.最后，进行仿真设计，先新建一个VWF文件，再将node finder中的关键引脚拖至仿真区，设置好仿真时间以及输入信号，如图所示： 点击start siml
74161-可预置任意进制计数器（基于QuartusII实现）
Gerry
12-02 3万+
1、 使用74161设计一个可预置的任意进制计数器，使用QuartusII 完成创建工程、编辑电路图、编译，编辑波形文件仿真，记录波形并说明仿真结果，最后在FPGA上进行硬件测试。 原理：如图所示。预置数为0000，当计数输出端计数到1010时，置数端有效。在CLK下一个上升沿到来时，输出状态转为预置数状态0000，置数端无效，所以计数器继续正常计数，直至再次计数到1010。如此循环，即可实现从0...
74161计数器设计十二和二十进制计数器
热门推荐
coky_ms的博客
10-28 4万+
首先了解74161计数器，电路结构图如下： 四位同步二进制计数器74161的功能表为： ABCD作为输入端，QA,QB,QC,QD作为输出端。 下面是12进制的计数器的设计，相对于74161来说，只需要一位电路结构就可以了，然后是12进制的决定，输入为0000，待输出为1011时，置零即可。下图为12进制的电路图的设计： 然后就是仿真即可，不具体说了。 下面看的是20进制计数器。因为一位74...
EDA中的设计技巧分析
01-19
(1)在抢答鉴别电路的设计中,A、B、C、D四组抢答,理论上应该有16种可能情况,但实际上由于芯片的反应速度快到一定程度时,两组以上同时抢答成功的可能性非常小,因此我们可设计成只有四种情况,这大大简化了电路的设计...
实验四 计数器
简单点的博客
09-12 6243
继续深入的掌握FPGA开发的流程，为最后的数字系统设计打好基础，计数器是硬件系统一个非常重要的部件，要了解并掌握其工作原理。
[EDA]实验2B：设计M=20的计数器
mjsumj的博客
10-20 1012
[EDA]实验2B：设计M=20的计数器 一、实验内容 用161计数器芯片，设计一个M=20的计数器,可以用多片 上电后，对CLK信号，从0顺序计数到19，然后回绕到0 当计数值为19的CLK周期，溢出信号OV输出一个高电平，其他周期OV信号输出0 用波形仿真观察电路结果 二、实验步骤 本实验由Quartus软件来实现，过程如下： 首先建立一个新项目（该实验我建立的项目名称为m）。 再在该项...
用二进制计数器集成芯片74161设计一个64进制计数器
云山233的博客
05-21 9419
用二进制计数器集成芯片74161设计一个64进制计数器。要求分别用反馈清零法和反馈置数法实现。画出设计的电路图。 端口介绍： A B C D为置数的数字输入端（其中D为最高位，A为最低位），在实现置数功能时会将ABCD的数值传递到QA QB QC QD ENP和ENT为使能端，这两个端口都为1时才能让芯片实现正常工作实现计数功能，其中只要有一个为0那么这款161就会保持状态不进行计数。 ~Load为置数端，如果该端口接收到0信号，那么进行置数功能，将ABCD传递给Q(ABCD)。 ~CLR为清零端，如果该
用74161设计十二进制计数器
浅陌风型
10-20 3万+
1.74161为十六进制计数器，设计十二进制计数器时1片就可以满足要求。 2.新建BDF文件及保存工程同前篇。 3.将所需要的元器件和引脚拖入区域内并完成连接，如图1所示                                          图1      十二进制计数器连接图 4.建立VWF文件，仿真后得到结果如图2
数字电路试用4位二进制加法计数器74LS161及适当门电路设计一个模12计数器，要求计数器按下列规律计数
weixin_47559452的博客
09-05 6946
试用4位二进制加法计数器74LS161及适当门电路设计一个模12计数器，要求计数器按下列规律计数：0，1，2，3，4，5，6，7，8，9，10，15，0，1，…。
原理图方式与验证
wyh135792的博客
11-01 1219
原理图方式与验证! 实验一：4-16线译码器的实现用两片74138（3-8译码器）实现4-16线译码器，原理图及仿真如下 在仿真时出现了许多毛刺，这是由于逻辑门的作用引起的作竞争冒险现象 实验二：12进制计数器用74161实现12进制计数器，原理图及仿真如下所示： [每计够12个脉冲就产生一个高电平信号，表示计够12个数] 实验三：20进制计数器用74161实现20进制计数器，原理图及
quartus仿真34：74161构成长度为10的序列发生器
Never Give Up
10-22 1万+
序列发生器构成有两种形式 计数器+组合逻辑电路（译码器/多路选择器） 移位寄存器构成的最大长度序列发生器 74161是计数器，选第一种 产生1101000101序列的计数型序列信号发生器 确定模值，序列长度为10，需要模十计数器 计数方式：OC置数法，从1111往上倒数十位， 15-X+1=10解得X=6=0110，准备放置的数为0110 确定组合逻辑，0110对应输出状态1一直到1111输出状态1。 8选1MUX为74151，确定计数器的QDQBQA端连接到八选一的A2A1A0端 根据数据选..
quartus仿真33：74161级联实现模60计数器
Never Give Up
10-21 2万+
将60分解成6*10，分别用74161实现模6和模10计数器，再级联成模60计数器 利用OC进位端反相得到的信号输入到置位端，模6计数器的实现15-X+1=6，解得置数端需要准备的数为X=10=1010，模10计数器的实现15-X+1=10，解得置数端需要准备的数为X=6=0110。 观察波形图可以看出，稳定后第一片计数器从10计到15，第二片从6计到15 60同样可以分解成5*12，这种方法需要分解的两个因数小于161的模值16。利用上面方法的思路，OC置数法，模5计数器的实现15-X+1=.
基于eda技术的risc_cpu设计实验
最新发布
05-10
EDA（电子设计自动化）技术是数字电路设计中必不可少的一环，通常包含了设计部分和验证部分，主要是为了提高设计效率和设计成功率。RISC（精简指令集计算机）CPU是一种非常流行的微处理器架构，在当前的大多数芯片中都有应用。因此，基于EDA技术的RISC CPU设计实验，对于电子工程专业的学生来说，是一项非常重要的任务。 这个实验需要的硬件和软件工具包括：适当的电平转换器（将FPGA的输出转换成电平），串行EEPROM模块，Xilinx ISE设计套件等。在这个设计实验中，学生们需要完成以下几个关键阶段：选择CPU架构和指令集，设计ALU（算术逻辑单元），设置计算机指令集，实现总线和控制逻辑等。 首先，选择一个适合该实验的CPU架构是非常重要的。学生们可以选择一些主流的RISC CPU架构作为参照，比如上古版本的ARM（如ARM7），RISC-V等。其次，根据所选的架构设计ALU的具体功能。ALU主要用于执行各种算术和逻辑操作，包括加、减、与、或、异或等等。此外，还需要根据指令集和CPU格式来设计ALU的输出信号和控制逻辑。 在设计ALU之后，需要设置计算机的指令集，这个指令集是CPU能够理解的命令集。在这个过程中，学生们需要确定操作码和操作数格式，以及每个指令的操作类型（如运算、移位、跳转等）。在确定指令集之后，需要设计总线，总线的作用是连接并控制所有芯片之间的数据传输。 在CPU的设计中，控制逻辑也是非常重要的。学生们需要设计各种控制器，包括时钟控制器、计数器、状态控制器等。这些控制器都有不同的作用，例如时钟控制器可以在指定的时钟周期内触发指定的操作，状态控制器可以决定系统状态以触发相应的操作。控制逻辑的设计对于CPU的性能有着至关重要的作用。 综上所述，基于EDA技术的RISC CPU设计实验是不可或缺的一项实践任务。通过完成这个设计，可以让学生们更好地理解数字电路和计算机组成原理，并提高他们处理复杂设计问题的能力。对于未来要从事硬件设计工作的学生来说，这是一项非常有价值的实验。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值