【安路科技FPGA】从流水灯入门（软件环境、vivado仿真、流水灯）

最新推荐文章于 2024-03-18 20:52:05 发布

ZDA2022

最新推荐文章于 2024-03-18 20:52:05 发布

阅读量1.5k

点赞数

文章标签：科技 fpga开发

本文链接：https://blog.csdn.net/qq_43686057/article/details/132474583

版权

1、资源

软件

Anlogic TD软件（安陆自己的EDA）

下载地址：https://pan.baidu.com/s/1xt8uA0fipQwLoUy2iu6zOg

硬件

安陆科技开发板EG4S20BG256
5v电源线
ANFPGA_LINK下载器

资料

EG4S20BG256_MINI_V2.0：开发板原理图
TN316_安路科技EG4S20BG256_MINI板硬件使用指南
TN317_安路科技EG4S20BG256_MINI板应用例程使用指南

下载地址：https://pan.baidu.com/s/1xt8uA0fipQwLoUy2iu6zOg

2、软件安装与环境配置

2.1、下载.msi文件

双击运行，一路next安装，安装完成如下

2.2、安装下载器驱动

未安装驱动前是这样的，此时驱动没安装，下载器也扫描不到开发板

驱动文件所在位置，默认安装则在C:\Anlogic\TD5.6.2\driver\al-link\win10\x64

也就是软件安装位置下的driver文件夹

右击AL_link更新驱动，选择浏览电脑安装，并选择驱动文件夹，驱动则安装成功

2.3、驱动安装检查

开发板连接上电源、下载器

打开EDA软件，点击第一行最后一个绿标小按钮，下载界面已经识别到开发板芯片型号了

3、流水灯实例

流水灯模块代码

module led_test(
    //input
    input clk,//时钟 25M
    input rst_n,//复位,高电平复位
    
    //output
	output reg [7:0]led
);
 
reg [23:0]cnt_250ms;
parameter TIME_250ms = 24'b0101_1111_0101_1110_0001_0000;
 
always@(posedge clk or negedge rst_n) begin
    if (rst_n == 1'b0)
        cnt_250ms <= 24'd0;
    else if (cnt_250ms == TIME_250ms - 1)
        cnt_250ms <= 24'd0;
    else 
        cnt_250ms <= cnt_250ms + 24'd1;
end

always@(posedge clk or negedge rst_n) begin 
    if (rst_n == 1'b0)
        led <= 8'b00000000;
    else if (cnt_250ms ==TIME_250ms - 1)
        case(led)
        8'b0000_0000: led <= 8'b1111_1110;
        8'b1111_1110: led <= 8'b1111_1101;
        8'b1111_1101: led <= 8'b1111_1011;
        8'b1111_1011: led <= 8'b1111_0111;
        
        8'b1111_0111: led <= 8'b1110_1111;
        8'b1110_1111: led <= 8'b1101_1111;
        8'b1101_1111: led <= 8'b1011_1111;
        8'b1011_1111: led <= 8'b0111_1111;
        
        8'b0111_1111: led <= 8'b0000_0000;
        
        default: led <= 8'b0000_0000;
        endcase
    else
        led <= led;
end

endmodule

模块测试代码（在vivado中做波形分析的）

`timescale 1ns / 1ps

module tb();
    reg clk;
    reg rst_n;
    wire [7:0] led;
    
    initial clk = 0;
    always #(20) clk = ~clk;
    
    initial begin
        rst_n      = 1'b0 ;
        #50 rst_n      = 1'b1 ;
        #50 rst_n      = 1'b0 ;
        #50 rst_n      = 1'b1 ;
    end
    

    tt tt_b(
        .clk    (clk)   ,
        .rst_n  (rst_n) ,
        .led    (led)   
    );
endmodule