安路TD使用sdc约束出现:TMR-6524 WARNING/TMR-6513 WARNING

原本是想做一个sdc，约束跨时钟域的两个信号。

但是TD报bug:

此时的sdc如下：

修改sdc后仍然有bug:

此时的sdc如下：
这两者在时序报告中都找不到max_delay:

但是使用get_nets -hier {gray_rdaddress*}或者get_regs -hier {gray_rdaddress*}均能找到对应的信号，说明没有被优化掉。

使用write_verilog打印生成的gate电路。

查看gate.v:（为什么要查看，因为source code风格不好的话，综合生成的电路可能被优化掉，没有这个路径，所以要确定这条路径存在）

可以看到gray_rdaddress和sync_w2r_r1之间是有路径的，但这个路径是一个触发器FF。仔细回想gray_rdaddress是wire类型，sync_w2r_r1是reg类型，因此很有可能是sdc约束错了。

修改sdc:查看时序报告，出现了max_delay，约束完成！

小结：
一开始以为get_regs和get_nets没有区别，毕竟都能get到这些信号，实际上大错特错。
时序报告不能只看源代码，而要看综合之后的代码，甚至布线后的代码，这样确保路径的存在，没有被优化。