cadence学习笔记（6）-原理图编译与检查和原理图网表导入PCB

最新推荐文章于 2024-05-18 09:29:45 发布
最新推荐文章于 2024-05-18 09:29:45 发布
阅读量3.9k 收藏 28
点赞数 1
文章标签： 嵌入式硬件 硬件工程 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44742284/article/details/125023879
版权

一、原理图编译与检查

这一步就是运行DRC检查一下原理图是否存在错误
在这里插入图片描述
根据自己项目的要求进行勾选，一般默认选项就满足大部分需求了，点击确定
在这里插入图片描述
找到.drc 双击
在这里插入图片描述
如果出现错误，根据生成的drc报告进行更改即可，下图是没有错误的截图
在这里插入图片描述

二、原理图网表导入PCB

选择根目录，创建网表在这里插入图片描述
点击确定在这里插入图片描述
去原理图的工程路径，就能看到生成了一个allegro的文件夹，.dat就是生成的网表文件在这里插入图片描述
打开allegro软件，新建
在这里插入图片描述
导入网表
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
可以看看现在的状态
在这里插入图片描述
在这里插入图片描述

饼里个饼
关注
  • 1
    点赞
  • 踩
  • 28
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
Cadence学习笔记1-原理图.pdf
11-16
Cadence学习笔记1-原理图.pdf
CADANCE17.4使用4——原理图DRC检查
wnanzou的博客
08-01 2361
选中根目录.DSN文件---PCB---Design Rules Check。PS：DRC检查时路径不能有中文。
Cadence原理图DRC检查介绍
热门推荐
qq_42057393的博客
11-04 2万+
背景：由于Cadence的DRC操作与AD不一样，在此记录并详细介绍其DRC检查 一、进入原理图工程 在原理图工程XXX.dsn上，才可以进行DRC操作。否则DRC功能是暗的 鼠标点击XXX.dsn，然后点击【Tool】–>【Design Rules Check】 二、进入DRC设置界面 会弹出警告提醒，选择【Yes】即可 大概意思"此操作会影响整个设计，因此会清除 撤销/恢复 信息列表。你将不可能 撤销/恢复之前所有的操作。你想继续吗？" 进入设计规则窗口 如果想忽略DRC警告，则需要选择列
【小白向/Cadence16.6网表导入/绘制板框/摆放元器件/更新封装】
最新发布
dreamtemppp的博客
05-18 642
在绘制好原理图、添加好封装、成功生成网表后，就需要进入到allegro中完成后续的工作。本篇记录了allegro导入生成的网表、绘制PCB板框、摆放元器件、更新元器件封装等操作。希望能给到初学者一些allegro的操作思路。本篇为自学Cadence16.6的一些流程性记录与分享，错误与不足之处请大家多多指正。最后，分享一句话与君共勉：复杂的事简单做，简单的事重复做，重复的事认真做！
Allegro 检查原理图与PCB一致性
u010170039的博客
05-10 2795
Allegro 检查原理图与PCB一致性原理图网表导入网表到PCB Editor生成xml借助设计比较工具 从别处来的原理图和PCB，如何确认它们是否一致呢？ 原理图网表 在orCAD Capturer中生成原理图网表，方法如下。 软件菜单栏：Tools–> Create Netlist --> 下图 导入网表到PCB Editor生成xml 打开allegro PCB Editor(建议先保存到指定位置,如F:\pcb_project\demo\my_pcb\compare_demo.br
AD学习笔记（五）原理图编译规则
weixin_63669443的博客
02-03 3924
将【Violations Associated with Components】下的【Duplicate Part Designators】选择【致命错误】，这样发生错误时更明显。将【Violations Associated with Nets】下的【Floating net labels】选择【致命错误】,同样编译的时候也会报警。当使用网络标签连接两个导线时，可以通过【ALT+左击右键】来寻找同样标号的网络，而当我们所添加的网络标签只有一个时，没有对应的网络相连，就称为单端网络，如图。
原理图中编译和检查注意细节
m0_51776743的博客
09-18 208
2、芯片（多管脚器件）的管脚不一定全部会跟外部相连接，对于没有跟外部相连接的管脚可选择 “放置”—“指示”—“通用NO ERC标号”这个工具，当光标变成十字，在没有连接管脚处点击一下，如下图红色框所示。1、对于网络标签，看跟哪个模块相连，只需按ALT键再单击该网络标签，在另一个电路模块中相连的网络标签就会亮起，且也会有单端的网络标签，这不一定有问题。
Cadence OrCAD原理图DRC
Fantasy237的博客
04-27 1732
主要记录一下现在习惯使用的DRC设置，备忘。总之就是基本上开启了所有检查功能。
NXP IMX6ULL EVK开发板底板+核心板CADENCE原理图和PCB源文件.rar
01-30
这个压缩包包含了该开发板的底板和核心板的CADENCE Allegro原理图及PCB设计文件，对于硬件工程师来说是宝贵的参考资料。 首先，IMX6ULL是NXP的一款低功耗、高性能的应用处理器，基于ARM Cortex-A7架构，适用于各种...
CADENCE原理图与PCB设计说明样本.doc
11-18
本文档对CADENCE原理图与PCB设计的说明，包括系统简介、CADENCE设计流程、库管理、项目管理、原理图设计和CADENCE安装和设置等几个方面的知识点，从而帮助用户快速地掌握CADENCE原理图与PCB设计的技术。
全志H6 开发板评估板 CADENCE-ORCAD硬件原理图+PCB文件.zip
01-30
这款开发板的评估板集成了CADENCE ORCAD的硬件原理图和PCB设计，为开发者提供了详尽的设计参考。CADENCE ORCAD是一款广泛应用于电子设计自动化（EDA）领域的软件，它包含了原理图捕获、PCB布局布线以及电路仿真等...
CADENCE原理图与PCB设计说明.zip
09-10
CADENCE原理图与PCB设计说明 序 言 3 第一章　系统简介 4 1.1　系统组成 4 1.1.1　库　4 1.1.2　原理图输入 4 1.1.3　设计转换和修改管理 4 1.1.4　物理设计与加工数据的生成 4 1.1.5　高速PCB规划设计环境 4 1.2 ...
Cadence全家桶Capture+Allegro流程-5-画完原理图后必做的几件事
可志嵌入式
06-07 3181
完成原理图后，必须做这样几件事情，否则设计可能前功尽弃。 第一：DRC检查，检查设计中的一些单端网络，或者其他简单错误； 第二：输出原理图，用来调试时候方便查看； 第三：导出BOM，用来物料采购； 第四：导出网表，用来在allegro中绘图； 第五：处理网表导出过程中的一些错误；......
Cadence学习之路（七）PCB创建与网表导入
qq_46757048的博客
07-18 5421
PCB创建与网表导入
Cadence Orcad Capture原理图断线的检查与避免方法
fydar的博客
03-17 2102
在设计电路图中，尤其是直接借鉴别人的设计进行二次开发的过程中难免会遇到如下尴尬的情况。有没有眼神好的朋友发现图纸的哪里有不对劲的地方呢？
Allegro Cadence PCB版图如何检查发新所有的错误,简洁有效的详细方法(干货)
chenlance的专栏
06-24 6539
Aallegro Cadence 中PCB错误的检查和定位是非常重要的一步。那么如何操作呢？ (一)打开所有的层,并显示 (二)错误指示标识确认打开 A)颜色设置,按钮图标如下图1 B)务必打开DRC颜色指示,并用醒目的颜色,例如黄色 (三)利用工具开始检查错误,如图所示: A)运行<database check> 弹出对话框 点选<check>,开始检查 (四)打开PCB状态指示对话框 打开后如下图: (五)一旦出现错误,如何...
Cadence原理图前期规范性检查步骤
weixin_39671078的博客
09-11 4877
0、写在前面的话，不同公司有不同公司的规范，以下部分内容仅供参考，相关操作内容持续增加中…… 1、OrCAD的原理图检查步骤： 检查使用的所有器件是否是库里面的器件； 跨页符检查； 电气DRC检查； 生成网表。 2、批量修改原理图信息 若需要批量修改下图中的信息， 首先右键工程》Edit Object Properties 然后在下图所示的位置进行修改。...
Cadence OrCAD Capture原理图检查之逐个元件Part检查的方法
fydar的博客
09-05 1409
本文简单介绍使用OrCAD Capture软件功能协助逐part检查原理图的方法。
Candence PCB Allegro③网表导入及其他操作
qq_38502780的博客
11-08 5198
目录1.BGA封装的自动创建2.不规则（异型）焊盘的创建3.板框绘制4.不规则板框绘制5.布局布线区域 1.BGA封装的自动创建 bga的封装可以跟随PCB editor中的向导（wizard）来完成绘制，选择package symbol（wizard），跟随向导完成BGA的封装创建。当然这个向导是不止BGA封装的，还有很多其他类型的封装，如DIP、SOIC等。 2.不规则（异型）焊盘的创建 pad designer 只能快速绘制一些规则的焊盘，像圆形、长方形等等。但我们要创建不规则焊盘时，就要现在PC
cadence原理图导入pcb
07-27
要将Cadence原理图导入到PCB设计软件中，你可以按照以下步骤进行操作： 1. 打开Cadence原理图设计工具，并确保你的原理图设计已经完成。 2. 在Cadence中，使用导出功能将原理图导出为一个标准格式的文件，例如Gerber或者ODB++。 3. 打开PCB设计软件，并创建一个新的PCB项目。 4. 在PCB设计软件中，使用导入功能将之前导出的原理图文件导入到PCB项目中。 5. 在导入过程中，你可能需要进行一些设置和调整，以确保原理图和PCB布局之间的对应关系正确。 6. 一旦导入完成，你可以根据需要进一步编辑和调整PCB布局。你可以添加组件、调整焊盘位置、布线电路等。 7. 最后，完成PCB设计后，你可以将其导出为制造所需的文件格式（如Gerber文件），以便进行PCB生产。 请注意，具体的操作步骤可能会因为使用的软件不同而有所差异。在实际操作中，你可能需要参考相关软件的用户手册或者联系软件厂商获得更详细的指导。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

饼里个饼

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值