FPGA学习笔记 1 -- Quartus软件的使用

已于 2023-02-15 21:10:48 修改
阅读量9.3k 收藏 87
点赞数 21
文章标签： fpga开发 学习
于 2023-02-11 00:05:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44742284/article/details/128961023
版权
文章详细介绍了FPGA的开发步骤，包括新建工程、添加Verilog代码、配置引脚、分析综合、编译和下载程序到FPGA或Flash。QuartusII13.1软件中，可以通过.qsf文件或TCL脚本来管理引脚分配，下载选项包括sof（断电不保存）和jic（断电后仍执行）文件。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

软件的使用

一、FPGA开发流程

打开软件→新建工程→设计输入（verilog代码）→配置工程（I/O引脚复用）→分析与综合（对设计输入进行分析，检查是否有语法错误）→分配引脚（根据原理图分配）→编译工程（生成sof文件）→下载程序

二、Quartus II 13.1软件

1.新建工程

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

2.添加设计文件

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

3.分析与综合

在这里插入图片描述

4.分配引脚

在这里插入图片描述
或
找到工程路劲下的.qsf文件，直接添加或修改引脚
在这里插入图片描述
在这里插入图片描述
或
创建一个tcl文件，里面写好引脚配置，再添加到工程
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

5.编译工程

在这里插入图片描述

6.下载

有两种下载方式，sof文件和jic文件下载，sof是下载到FPGA芯片里面执行的，断电重启后就不执行了，jic文件是下载FPGA flash里面，断电重启后会执行。
sof文件下载
在这里插入图片描述
jic文件下载
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
现象

FPGA流水灯

“Quartus软件介绍及编程指南“
CyberXZ的博客
10-05 1564
它提供了丰富的设计工具和资源，支持多种编程语言，并具有综合、优化、仿真、调试和物理实现等功能。它提供了一个综合的开发环境，可以用于设计、仿真和实现复杂的FPGA（现场可编程门阵列）和CPLD（可编程逻辑器件）系统。综合和优化：Quartus具有强大的综合和优化功能，可以将设计代码转换为逻辑电路，并自动优化电路结构以提高性能和资源利用率。强大的设计功能：Quartus提供了丰富的设计工具和资源，使得用户能够轻松创建复杂的数字电路设计。仿真和调试：Quartus内置了仿真器，可以对设计进行功能验证和调试。
FPGA学习笔记（一）——Quartus使用、多路选择器设计
qq_47422985的博客
10-10 3300
超详细FPGA学习笔记！从零开始的FPGA生活~ Altera AC620开发板
Quartus 软件界面介绍与部分使用技巧
01-13
Quartus 软件界面介绍与部分使用技巧
FPGA 安装Quartus 13.1无法生成.sof文件
嵌入式与人工智能
09-24 6479
6.找到刚才的bin64目录下的sys_cpt.dll文件，点击生成licence文件（有的电脑没有显示.dat扩展名）右键选择打开方式，选择用记事本打开。5.将Quartus_13.0_x64破解器复制到刚才的安装目录下，打开Quartus-13.0._x64破解器，点击应用。,弹出以下界面(或者从Quartus13软件进入 点击“tools” “licence steup…4.选择安装的库文件（默认全选）,其余步骤一直…next,直到下载完成。3.选择(安装路径不能有中文名！1.关闭所有杀毒软件！
quartus如何生成sof_JIC文件生成和固化详细步骤
weixin_39622398的博客
11-16 5758
JIC文件生成和固化详细步骤正点原子JIC文件生成和固化详细步骤1. 此文目的之前我们介绍固化程序的方法需要在Nios II软件中进行操作，如果需要批量地对产品进行固件升级，这种方式就略显复杂。下面我们将介绍在设计中包含Nios II处理器时，如何使用SOF和ELF文件生成JIC固件。以下使用.sof和.elf生成.jic文件并固化的详细步骤基于ALIENTEK新起点NEW START开发板(开拓...
我与FPGA之quartus
yijiancmy的博客
02-03 2684
quartus的创建并与开发版连接 quartus的创建 首先新建一个文件夹 在改文件夹下新建四个文件夹 然后双击quartus打开软件 点击 File --> New Project Wizard 点击 Next，将工程放在刚才创建的文件夹内，如下图所示，工程名字命名为flow_led(第二行位工程名) 继续点击 Next 因为是新建工程，所以直接点击next 这一步，选择板子...
Quartus | FPGA开发工具（Inter系列芯片）
qq_45490227的博客
11-04 1607
Quartus | FPGA开发工具（Inter系列芯片）
【FPGA】Quartus项目工程创建以及联合Modelsim进行仿真（FPGA项目创建与仿真）
Rick0725的博客
03-08 4202
然后按住Ctrl+N或者左上角 文件-New 进行verilog HDL 文件添加，选择verilog HDL File选项，点击ok确认。这里我们不用项目模板也没有要添加的文件，所以一直点击next来到设备选择，我这里用的是Cyclone IV系列的，选好设备后点击next。接着我们打开该测试模板进行编写，按住Ctrl+O选择文件，将文件类型改成all files，并点击simulation文件夹。接下来在打开的文件中编写要实现的模块的代码，要注意的是，然后选中以下区域，将其替换成下面代码块中的代码。
Quartus软件全面学习指南：FPGA设计工具的掌握
最新发布
weixin_36059856的博客
11-27 3088
本文还有配套的精品资源，点击获取 简介：Quartus是一款由Altera开发的FPGA设计工具，支持HDL编程和电路仿真等关键步骤。本文详细介绍了在学习Quartus软件中值得注意的多个要点，包括HDL设计、项目管理、原理图输入、编译与仿真、时序分析、资源利用、硬件调试、IP核集成以及版本控制与团队协作等。对于任何希望提升FPGA设计能力的工程师来说，掌握这些知识点至关重...
FPGA学习笔记之时序处理技巧-完整版-综合文档
05-22
在电子设计领域，FPGA（Field-Programmable Gate Array）是一种广泛应用的可编程逻辑器件，它允许设计者...通过阅读"FPGA学习笔记之时序处理技巧-完整版.pdf"，你可以深入理解并应用这些知识，提升你的FPGA设计能力。
QuartusII 软件介绍与入门
04-17
QuartusII 简介_cn Quartus II软件快速入门指南 两个文件，还算比较全面，文件也比较大。
使用QUARTUS II做FPGA开发全流程,傻瓜式详细教程
04-11
使用QUARTUS II做FPGA开发全流程,傻瓜式详细教程
FPGA学习笔记之嵌入式锁相环模块ALTPLL的配置和调用
05-01
### FPGA学习笔记之嵌入式锁相环模块ALTPLL的配置和调用 #### 背景介绍 本文档基于Quartus II 13.0 SP1 (64-bit)、Modelsim SE-64 10.1c 和 DE2-70 开发板。目标是通过一个具体的实验来学习和初步使用锁相环(PLL)...
FPGA学习笔记2-Quartus2简介
网络知识精读
01-19 3155
Quartus2简介 特性概述 全集成设计工具： 多种设计输入方法 逻辑综合 布局布线 仿真 时序和功耗分析 器件编程 支持windows,solaris,linux 节点锁定和网络许可选项 软件版本：1，订购版本，全部支撑。2，网络版本，支持大部分器件，免费版本 典型的FPGA设计方法 设计规范->设计输入/RTL编码（register-transfer l
FPGA学习笔记6-Quartus II中的TCL脚本
网络知识精读
01-26 4373
Agenda -TCL Scripting support in quartus II Software -Creating Projects -Compiling Designs -Accessing Report Data -Analyzing TCL Scripting Benefits -Custom Analysis   Extract Only Report Inf
quartus
weixin_42562579的博客
06-27 854
哪有大神有quartus ii 13.0破解文件。请赐教与我。小弟在此谢过了。
fpga-quartus 第一个简单项目
codeos的博客
11-10 2828
我这里使用的quartus II 13 sp1 1. 新建项目 下一步 填写项目目录信息 第一个编辑框What is the working directory for this project?就是项目文件的存放目录，New Project Wizard不会再新建项目名称命名的目录 继续next 选择 Device family 和 Avaliable devices 然后下一步 选择仿真工具和支持的语言，然后next 完成新建项目 2. 新建verilog源文件 输入verilog代码
【FPGA实训第一周】---Quartus入门
weixin_52166467的博客
11-13 3180
【FPGA实训第一周】---Quartus入门
quartus生成sof文件
06-10
要使用Quartus生成sof文件，首先需要完成以下步骤： 1. 打开Quartus软件，创建一个新项目。 2. 在新项目向导中，选择FPGA型号和工作目录等项目设置。 3. 在项目中添加设计源文件，可以是Verilog、VHDL等HDL语言。 4. 编译设计文件，生成.sof文件。 具体步骤如下： 1. 打开Quartus软件，选择File->New Project，创建一个新项目。 2. 在New Project Wizard中，选择FPGA型号、工作目录和项目名称等设置，然后点击Next。 3. 在Add Files页面中，选择要添加的设计源文件，可以是Verilog、VHDL等HDL语言，然后点击Next。 4. 在Family & Device页面中，选择正确的FPGA型号和速度等级，然后点击Next。 5. 在EDA Tool Settings页面中，选择Quartus Prime，然后点击Next。 6. 在Summary页面中，确认项目设置，然后点击Finish。 7. 在Quartus软件中，点击Processing->Start Compilation，编译设计文件。 8. 编译完成后，在输出窗口中查看.sof文件路径。 9. 在输出窗口中，找到.sof文件路径，将.sof文件下载到FPGA开发板中，完成FPGA的配置。 注意：在生成.sof文件之前，需要确保设计源文件没有语法错误，并且FPGA型号和速度等级设置正确。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

饼里个饼

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值