SR触发器

SR锁存器（基本RS触发器）的概念：是静态存储单当电最基本，也是电路结构最简单的一种，通常由两个或非门或者与非门组成。
作用：
1.缓存
2.完成高速的控制器和慢速的外设不同步问题，
3.解决驱动的问题
4.解决一个Vo口既能输出也能输入的问题
基本RS触发器的优缺点：
优点：电路简单，具有置0，置1和保持功能，优点是构成各种触发器的基础，可用作数据寄存、消抖开关、脉冲变换。
缺点：1、输入电平直接控制输出状态，使用缺点不便，抗干扰能力差。
2、输入有约束条件。

或非门构成的基本RS触发器

电路构成：

[分析]：
当S_D = 1、R_D = 0时，Q = 1、Q’ = 0。在S_D =1信号消失以后（即S_D回到0），由于有Q端的高电平接回到G₂的另一个输入端，因而电路的1状态得以保持。
当S_D = 0、R_D = 1时，Q = 0、Q’ = 1。在R_D = 1信号消失以后，由于有Q’端的高电平接回到G₁的另一个输入端，电路保持0状态不变。
当S_D = R_D = 0时，电路维持原来的状态不变。
当S_D= R_D = 1时，Q = Q’ = 0，这既不是定义的1状态，也不是定义的0状态。
而且，在S_D和R_D同时回到0以后无法断定锁存器将回到1状态还是0状态。因此，在正常工作时输入信号应遵守S_D和R_D的约束条件，亦即不允许输入S_D = R_D=1的信号。
图形符号为：

·注意：置0端R_D和置1端S_D高电平有效。
定义：
Q=1，Q’ = 0为锁存器的1状态；
Q=0，Q’ = 1为锁存器的0状态；
S_D称为置位端或置1输入端；
R_D称为复位端或置0输入端；
其中Q和Q’为相反的状态，不可能出现Q与Q’输出相同的状态。
特征表：（触发器次态Qⁿ⁺¹与输入信号和电路原有状态（现态Qⁿ）之间的关系表）

①S_D、R_D的1状态同时消失后状态不定。（实际使用过程中规避此状态）
特性方程（由功能表得到卡诺图）：

化简得：

Q ⁿ⁺¹ = S _D + R’ _DQ ⁿ
R _D · S _D = 0
例题：设与非触发器初始状态为0，试对应输入波形画出Q和Q’的波形。

（1）分时撤消：取决于后撤信号，跟正常状态相同的分析。
（2）同时撤消：状态不定（竞态），取决于实际器件的延时。
（谁先变成1，谁就先撤销）

与非门构成的基本RS触发器

电路结构：

注意：置0端R’_D和置1端S’_D低电平有效。
[分析]：
当S’_D = 0、R’_D = 1时，Q = 1、Q’ = 0。在S’_D =0信号消失以后（即S’_D回到1），由于有Q’端的低电平接回到G₁的另一个输入端，因而电路的1状态得以保持。
当S’_D = 1、R’_D = 0时，Q = 0、Q’ = 1。在R’_D = 0信号消失以后（即R’_D回到1），由于有Q端的低电平接回到G₂的另一个输入端，电路保持0状态不变。
当S’_D = R’_D = 1时，电路维持原来的状态不变。
当S’_D= R’_D = 0时，Q = Q’ = 1，这既不是定义的1状态，也不是定义的0状态。
而且，在S_D和R_D同时回到0以后无法断定锁存器将回到1状态还是0状态。因此，在正常工作时输入信号应遵守S_D和R_D的约束条件，亦即不允许输入S_D = R_D=1的信号。
图形符号：

逻辑功能表为：
①S_D、R_D的0状态同时消失以后状态不定。（实际使用过程中规避此状态）
特性方程（由功能表得到卡诺图）：


化简得：

Q ⁿ⁺¹ = S _D + R’ _DQ ⁿ
R’ _D + S’ _D = 1

特点：输入信号在全部作用时间内都直接改变输出端Q和Q′的状态。
例题：
在下或非的SR锁存器电路中，已知S’_D和R’_D的电压波形如下所示，试画出Q和Q’端对应的电压波形。

例题[信号分时撤消、同时撤消情况]
·RS触发器R’_D、S’_D，同时有效之后的操作：信号撤消（0→1）
（1）分时撤消：取决于后撤信号，跟正常状态相同的分析。
（2）同时撤消：状态不定（竞态），取决于实际器件的延时。