2020年04月_老皮芽子

04月 03月

原创 FPGA 处理视频SDRAM带宽计算(四画面拼接单元)

FPGA 处理视频SDRAM带宽计算(四画面拼接单元) FPGA 四画面拼接单元SDRAM的带宽计算与分割相比，由于拼接需要实现每路输入视频的放大/缩小，由于视频放大只能在出 DDR3 SDRAM 之后（具体原因见FPGA 视频处理中外部SDRAM的作用）。所以拼接单元比分割器更复杂一些。实现拼接器主要有以下几种思路，各有优缺点，欢迎行家们参与讨论。 1：土豪金，多路输入视频不裁剪直接进出内...

2020-04-02 13:10:18 1975

米联客 MA703FA-100T FPGA 开发板资料 FDMA

FPGA开发米联客 MA703FA-100T FPGA 开发板资料 FPGA 型号 XC7A100 多个 VIVADO 工程，verilog 代码 vivado 2017.4 版本 CH01基于FDMA内存读写测试 CH02基于FDMA实现多缓存视频构架 CH03基于FDMA实现HDMI视频输入输出 CH04基于FDMA实现OV5640摄像头视频采集

2023-12-15

米联客 MA703FA-100T FPGA 开发板硬件资料

FPGA 开发板米联客 MA703FA-100T FPGA 开发板硬件资料原理图，PCB，芯片手册 01_硬件手册 02_原理图 03_底板设计图纸(SCH/PCB/源文件) 04_核心板尺寸 05_FEP子卡接口尺寸 06_芯片手册

2023-12-13

多种显示器 EDID 数据

多种显示器 EDID 数据三星显示器、长城显示器、戴尔显示器等多种显示器的 EDID HDMI DVI VGA

2023-12-11

Verilog 锁相环参数动态自动生成，Xilinx MMCM 和 PLL 动态配置频率 vivado 仿真工程，verilog

本文介绍了Xilinx MMCM 和 PLL 的动态配置的方法 Verilog 代码计算生成 PLL_M、PLL_D、PLL_N 动态输出一个自定义频率的时钟提供 VIVADO 仿真工程下载

2023-05-04

XAPP888 例程、文档 Xilinx FPGA 动态重新配置频率

Xilinx MMCM and PLL Dynamic Reconfiguration FPGA MMCM PLL 动态重新配置频率 DRP动态调整MMCME2时钟频率示例程序xapp888 XAPP888 文档

2023-04-07

system verilog vivado 图像视频缩放代码，仿真工程

verilog 图像临近缩放代码，任意比例缩放 Xilinx Vivado FPGA Syetem Verilog 图像视频算法仿真，图像视频缩放算法仿真，用图片文件代替视频数据来做图像视频缩放算法仿真。临近缩放算法的仿真。 verilog bmp 文件读写 verilog 视频缩放 verilog 图像缩放 vivado 工程仿真博客文章 https://blog.csdn.net/qq_46621272/article/details/126439519

2022-08-25

system verilog vivado 图像视频缩放代码，仿真工程

verilog 图像临近缩小算法(代码没目前不能实现图像放大) Xilinx Vivado FPGA Syetem Verilog 图像视频算法仿真，图像视频缩放算法仿真，用图片文件代替视频数据来做图像视频缩放算法仿真。临近缩放算法的仿真。 verilog bmp 文件读写 verilog 视频缩放 verilog 图像缩放 vivado 工程仿真博客文章 https://blog.csdn.net/qq_46621272/article/details/126439519

2022-08-22

FIR 高级应用 FIR Reload 在线重新载入系数的使用

FIR 高级应用 FIR Reload 在线重新载入系数的使用 https://blog.csdn.net/qq_46621272/article/details/125348908 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

2022-06-21

FIR 高级应用,FIR 多通道 - 多通道实验 (四个通道用一个 FIR IP，每通道用不同的系数)

FIR 高级应用,FIR 多通道 (四个通道用一个 FIR IP，每通道用不同的系数) https://blog.csdn.net/qq_46621272/article/details/125346332 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

2022-06-21

AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 高级应用

AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 高级应用，FIR 低通滤波+重采样，FIR 高阶系数，FIR+FIFO https://blog.csdn.net/qq_46621272/article/details/125385375 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

2022-06-21

AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR+FIFO应用

AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR+FIFO应用 https://blog.csdn.net/qq_46621272/article/details/125384724 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

2022-06-21

FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程

FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.csdn.net/qq_46621272/article/details/125337119 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

2022-06-21

AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程

AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.csdn.net/qq_46621272/article/details/125334644 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

2022-06-17