![](https://img-blog.csdnimg.cn/20190918135101160.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA+嵌入式
文章平均质量分 67
FPGA 嵌入式、实战、实例、源码
老皮芽子
从事一线技术工作多年,快退休了,一直没写点什么。将一些经验性的东西整理出来分享给大家。希望能给大家在设计思路上有点帮助。
在新疆“皮芽子”就是洋葱。当地人形容一个人厚脸皮像皮芽子一样剥了一层又一层。
展开
-
FPGA + SJA1000 实现 <PCIe to CAN> 网卡的设计
FPGA SJA1000 CANPCIe to CAN FPGA 工程详细说明PCIe to 原理图采用 FPGA + SJA1000 实现 PCIe to CAN,FPGA 工程详细说明包括 FPGA 工程创建,IP设置,Verilog 代码编写,约束文件。PCIe to CAN Linux 驱动详细说明PCIe to CAN 软硬件调试记录linux devices : oem_pcie.c system verilog: pcie_can_root.svXilinx Vivado:原创 2021-07-20 21:11:08 · 2524 阅读 · 0 评论 -
verilog阻塞赋值和非阻塞赋值
Verilog阻塞赋值和非阻塞赋值Verilog阻塞赋值和非阻塞赋值区别Verilog阻塞赋值和非阻塞赋值用法Verilog阻塞赋值和非阻塞赋值注意事项原创 2022-10-24 14:50:48 · 609 阅读 · 0 评论 -
AXI EPC IP 使用详细说明
FPGA 通过 AXI 扩展各种计算机外设芯片,兼容 EMI(External Memory Interface) 外部存储器接口,可通过该接口外接多种外设芯片。AXI EPCAXI TO EMIPCIE TO EMI原创 2022-09-21 16:38:17 · 2843 阅读 · 2 评论 -
PCIe to CAN 调试过程记录(好大的坑,还好爬出来了)
采用 FPGA + SJA1000 实现 PCIe to CANPCIe to CAN 硬件调试记录,FPGA debug原创 2021-07-20 21:12:02 · 2514 阅读 · 0 评论 -
Vivado pcie_can_bd.bd 代码
采用 FPGA + SJA1000 实现 PCIe to CANXilinx Vivado: pcie_can_bd.bd原创 2021-07-20 21:11:49 · 738 阅读 · 0 评论 -
PCIe to CAN 原理图
采用 FPGA + SJA1000 实现 PCIe to CANPCIe to 原理图原创 2021-07-20 21:12:48 · 2003 阅读 · 1 评论 -
Verilog pcie_can_root.xdc
采用 FPGA + SJA1000 实现 PCIe to CANFPGA 约束文件。Xilinx Vivado: pcie_can_root.xdc原创 2021-07-20 21:13:18 · 593 阅读 · 1 评论 -
PCIe TO CAN linux drivers oem_pcie.c
采用 FPGA + SJA1000 实现 PCIe to CANPCIe to CAN Linux 驱动linux devices : oem_pcie.c原创 2021-07-20 21:13:27 · 551 阅读 · 0 评论 -
PCIe to CAN FPGA 工程详细说明
采用 FPGA + SJA1000 实现 PCIe to CAN,FPGA 工程详细说明包括 FPGA 工程创建,IP设置原创 2021-07-20 21:12:13 · 2826 阅读 · 0 评论 -
PCIe to CAN Linux 驱动详细说明
采用 FPGA + SJA1000 实现 PCIe to CANPCIe to CAN Linux 驱动详细说明原创 2021-07-20 21:13:09 · 1083 阅读 · 0 评论 -
Kakadu_V2.2.3 源码分享
《JPEG2000图像压缩基础、标准和实践》 一书的附带光盘文件 《Kakadu_V2.2.3》C++ 源代码,linux windows 能编译执行经过我实际检验,在 linux vs2010 下均能顺利编译通过有已经编译好的能执行的文件下载链接:https://pan.baidu.com/s/1JWcfaOuvxlKRt5qo684_nw ...原创 2021-04-30 11:30:43 · 703 阅读 · 0 评论 -
Verilog pcie_can_root.sv
采用 FPGA + SJA1000 实现 PCIe to CANVerilog 代码system verilog: pcie_can_root.sv原创 2021-07-20 21:12:37 · 690 阅读 · 0 评论