![](https://img-blog.csdnimg.cn/20201014180756724.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
视频处理
文章平均质量分 84
FPGA 视频处理,视频拼接、视频分割、视频缩放、等视频处理
老皮芽子
从事一线技术工作多年,快退休了,一直没写点什么。将一些经验性的东西整理出来分享给大家。希望能给大家在设计思路上有点帮助。
在新疆“皮芽子”就是洋葱。当地人形容一个人厚脸皮像皮芽子一样剥了一层又一层。
展开
-
FPGA 多屏多画面视频拼接器
经济型多画面拼接器功能:1:多拼接屏多视频窗口。拼接屏单屏数量及单屏视频窗口数量均可扩展。2:能实现画中画、画面跨屏漫游、画面任意尺寸无级缩放拉伸、画面遮挡叠加、静态图片显示、OSD文字叠加显示。3:单屏视频数量四路(最大可扩展到32路)。4:多屏多画面视频完美同步。经济型多画面拼接优点:1:拓扑简单,清晰,可方便灵活配置部署。2:可级连可扩展。3:成本低。经济型多画面拼接缺点...原创 2020-03-23 09:42:37 · 5706 阅读 · 2 评论 -
FPGA verilog 临近插值任意比例视频缩小代码(多像素并行,能支持8K60)
支持多像素并行处理,能支持 4K30,4K60,8K30,8K60 分辨率的视频缩小FPGA verilog Nearest Video Scaler 临近插值视频缩小算法实现,视频分割算法,任意比例缩放,视频分割,是做视频分割的极佳选择。原创 2022-10-07 20:14:08 · 3533 阅读 · 5 评论 -
FPGA verilog 临近插值任意比例视频缩放代码
FPGA verilog Nearest Video Scaler 临近插值视频缩放算法实现,视频分割算法,任意比例缩放,不到 300 行代码,在 XILINX Artix-7 FPGA 上轻松实现 8 路 1080P60 视频分割,是做视频分割的极佳选择。原创 2022-08-25 14:17:09 · 3803 阅读 · 20 评论 -
用 C 语言编写的临近缩放算法
用 C 语言实现临近缩放算法,可以帮助阅读”临近缩小 video_scale_down_near.sv“算法的理解。原创 2022-08-22 10:47:43 · 548 阅读 · 0 评论 -
Syetem Verilog 将视频流输出写入 BMP 图片文件 testbench 激励代码
Xilinx Vivado FPGA Syetem Verilog 图像视频算法仿真,图像视频缩放算法仿真,用图片文件代替视频数据来做图像视频缩放算法仿真。临近缩放算法的仿真。原创 2022-08-22 10:45:10 · 717 阅读 · 0 评论 -
Syetem Verilog 用BMP图片文件产生视频流 testbench 激励代码
Xilinx Vivado FPGA Syetem Verilog 图像视频算法仿真,图像视频缩放算法仿真,用图片文件代替视频数据来做图像视频缩放算法仿真。临近缩放算法的仿真。原创 2022-08-22 10:43:46 · 630 阅读 · 0 评论 -
System Verilog 视频缩放图像缩放 vivado 仿真
Xilinx Vivado FPGA Syetem Verilog 视频缩放图像缩放 vivado 仿真,图像视频处理算法用图片文件代替视频数据来做图像视频缩放算法仿真。临近缩放算法的仿真。System Verilog 读写 BMP 图片文件原创 2022-08-22 10:41:34 · 3165 阅读 · 6 评论 -
FPGA 视频处理 FIFO 的典型应用
摘要:FPGA视频处理FIFO的典型应用,视频输入FIFO的作用,视频输出FIFO的作用,视频数据跨时钟域FIFO,视频缩放FIFO的作用原创 2021-11-18 11:52:17 · 2972 阅读 · 0 评论 -
FPGA verilog 临近插值任意比例视频缩小代码
FPGA verilog Nearest Video Scaler 临近插值视频缩放算法实现,视频分割算法,任意比例缩放,不到 100 行代码,在 XILINX Artix-7 FPGA 上轻松实现 8 路 1080P60 视频分割,是做视频分割的极佳选择。原创 2021-10-24 07:46:49 · 5392 阅读 · 19 评论 -
FPGA 处理视频SDRAM带宽计算(四画面拼接单元)
FPGA 处理视频SDRAM带宽计算(四画面拼接单元)FPGA 四画面拼接单元SDRAM的带宽计算与分割相比,由于拼接需要实现每路输入视频的放大/缩小,由于视频放大只能在出 DDR3 SDRAM 之后(具体原因见FPGA 视频处理中外部SDRAM的作用)。所以拼接单元比分割器更复杂一些。实现拼接器主要有以下几种思路,各有优缺点,欢迎行家们参与讨论。1:土豪金,多路输入视频不裁剪直接进出内...原创 2020-04-02 13:10:18 · 1953 阅读 · 0 评论 -
FPGA 处理视频SDRAM带宽计算(四画面视频分割器 4K@30输出)
FPGA 处理视频SDRAM带宽计算(四画面视频分割器 4K@30输出)FPGA 四画面视频分割器SDRAM的带宽计算4K 四画面分割器,将四路1080P60视频分割在一个屏上输出3840x2160P30。按2x2 田字四画面分割器举例,见下图,四路1080P60视频进内存,一路4K30视频出内存送显示屏。四路视频进内,一路视频出内存。这个方案需要占用1920x1080x60x4/0...原创 2020-03-31 09:32:46 · 1712 阅读 · 1 评论 -
FPGA 处理视频SDRAM带宽计算(四画面视频分割器)
FPGA 四画面视频分割器SDRAM的带宽计算1080P60 四画面分割器,将四路视频缩小后的在一个屏上输出1080P60。按2x2 田字四画面分割器举例,见下图,四路视频缩小后进内存,一路视频出内存送显示屏。四路视频进内,一路视频出内存。这个方案需要占用1920x1080x60x(4+1)/0.8 = 780MHz@32 带宽。按上面计算结果做这个产品硬件设计时需要选大于 800MH...原创 2020-03-30 08:47:40 · 1940 阅读 · 0 评论 -
FPGA 视频处理中外部SDRAM的作用
FPGA 视频处理中外部SDRAM的作用在 FPGA 处理视频算法时,很多地方都需存完整的一帧画面,FPGA本身内部RAM资源太小,必须依赖外部 DDR3 SDRAM 才能实现。1:视频拼接,视频分割,视频画中画,最简单的实现方法是将多路视频裁剪后按一定的位置在“DDR3 SDRAM 内存”中组合成一帧新的视频帧再扫描成新的视频输出。2:视频旋转,需要将“DDR3 SDRAM 内存”中的图像...原创 2020-03-24 15:21:21 · 4067 阅读 · 1 评论 -
采用FPGA构建数字视频矩阵的一些设计思路和设计需求
采用FPGA构建数字视频矩阵的一些设计思路和设计需求音视频数字矩阵高清视频矩阵高清视频模拟数字混合矩阵设计需求,方案讨论。矩阵描述输入视频经过专用的视频芯片转换位RGB/YUV444/LVDS进 FPGA 将输入音视频转换为 Serdes 数字差分信号,进背板,经过数字差分交换到输出板的FPGA Serdes,经过FPGA将视频还原到DDR3 SDRAM 经过视频裁剪缩放分割等输出到专...原创 2020-03-25 09:12:32 · 4029 阅读 · 4 评论 -
FPGA 处理视频SDRAM带宽计算
FPGA 处理视频 SDRAM 带宽计算FPGA 处理多路视频需要用多少 SDRAM 带宽。多路视频通过 FPGA 写入或读出 SDRAM 需要多少带宽?多路视频进出SDRAM时该怎么计算SDRAM的带宽?FPGA 处理视频时,像素占用内存的位宽一般按整数位宽(8、16、32 便于图像分割计算地址),24位真彩在SDRAM中一个像素占 32位内存。假设内存数据总线宽度32位,24位真彩视频一...原创 2020-03-27 13:30:09 · 5139 阅读 · 1 评论 -
FPGA 四画面视频拼接单元逻辑框图
FPGA 四画面视频拼接单元视频拼接1:一个或多个视频流在多个显示器组成的电视墙上显示我们称为拼接。2:一路或多路的“局部”视频在电视墙的一个显示器单元中显示(各视频可以平铺也可以互相遮挡叠加画中画)。3:这多路视频最终在电视墙上的显示分辨率大多数会超过原始视频画面的分辨率,这些局部的视频在同一显示器中会做“放大”或“缩小”。在设计实现中和分割器不同,每路视频都需要做放大,而视频放大一般...原创 2020-03-24 15:38:17 · 3158 阅读 · 1 评论 -
FPGA 四画面视频分割逻辑框图
FPGA 四画面视频分割视频分割:1:多个视频流在一个显示器中显示我们称为分割。2:多路完整的视频在一个显示器中显示(各视频可以平铺也可以互相遮挡叠加画中画)。3:这多路视频最终显示分辨率不会超过显示器分辨率,这些视频在同一显示器中只做“缩小”不放大。...原创 2020-03-24 15:28:33 · 2665 阅读 · 0 评论