![](https://img-blog.csdnimg.cn/2019091813595558.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA 数字信号处理
文章平均质量分 97
FPGA 数字信号处理,FIR 滤波,FFT 傅氏变换,IFFT 傅氏逆变换
老皮芽子
从事一线技术工作多年,快退休了,一直没写点什么。将一些经验性的东西整理出来分享给大家。希望能给大家在设计思路上有点帮助。
在新疆“皮芽子”就是洋葱。当地人形容一个人厚脸皮像皮芽子一样剥了一层又一层。
展开
-
XILINX FIR IP 详解、Verilog 源码、Vivado 工程
XILINX FIR IP 详解、Verilog 源码、Vivado 工程下载。FIR + FIFO 使用例子(极大降低 DSP 资源)。多通道共用一个 FIR 、各通道采用不同的 FIR 系数算法。FIR Reload、Config 重新加载系数的方法,系数文件编辑的注意事项。FIR 抽值采样降低采样频率。......原创 2022-06-21 15:24:39 · 2514 阅读 · 3 评论 -
FIR 高级应用 - 多通道实验 (四个通道用一个 FIR IP,每通道用不同的系数)
Xilinx Vivado FPGA Verilog FIR 多通道实验,FIR IP,FIR+FIFO多通道, 多个通道用一个 FIR IP,每通道用不同的系数原创 2022-06-21 15:35:32 · 1847 阅读 · 2 评论 -
FIR 高级应用 FIR Reload 的使用
Xilinx Vivado FPGA,FIR IP Reload 在线编程原创 2022-06-21 15:33:37 · 1832 阅读 · 10 评论 -
FIR 高级应用 - AM 调幅波调制解调(FIR 低通滤波+重采样,FIR 高阶系数,FIR+FIFO )
Xilinx Vivado FPGA Verilog AM 调幅调制,调幅波解调,DDS IP,FIR IP 低通滤波,FIR+FIFO 使用,FIR 重采样使用,FIR 高阶系数使用。原创 2022-06-21 15:31:51 · 658 阅读 · 0 评论 -
FIR 中级应用 - AM 调幅波调制解调(FIR + FIFO)
Xilinx Vivado FPGA Verilog AM 调幅调制,调幅波解调,DDS IP,FIR IP 低通滤波,FIR+FIFO 使用。原创 2022-06-21 15:30:54 · 646 阅读 · 9 评论 -
FIR 基础应用 - FM 调频波调制解调(FIR 低通滤波)
Xilinx Vivado FPGA Verilog FM 调频调制,调频波解调,DDS IP,FIR IP 低通滤波。原创 2022-06-21 15:29:55 · 2710 阅读 · 10 评论 -
FIR 基础应用 - AM 调幅波调制解调(FIR 低通滤波)
Xilinx Vivado FPGA Verilog AM 调幅调制,调幅波解调,DDS IP,FIR IP 低通滤波。AM调幅波调制解调,FIR IP 设置原创 2022-06-21 15:28:39 · 2020 阅读 · 3 评论