FIR 基础应用 - AM 调幅波调制解调(FIR 低通滤波)

最新推荐文章于 2023-07-31 11:42:31 发布
最新推荐文章于 2023-07-31 11:42:31 发布
阅读量1.9k 收藏 25
点赞数 5
分类专栏： FPGA 数字信号处理 文章标签： fpga开发 Verilog FIR
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_46621272/article/details/125334644
版权

本文链接：https://blog.csdn.net/qq_46621272/article/details/125334644

FIR 基础应用 - AM 调幅波调制解调(FIR 低通滤波)

文章目录

前言

这是 XILINX FIR IP 详解、Verilog 源码、Vivado 工程 这篇文章的实验部分，用 FIR 低通滤波实现了调幅波的解调输出。
采用 Xilinx vivado 2017.4 版本

一、 调幅波调制

1. am_modulation_dds 模块逻辑框图

在这里插入图片描述

2. am_modulation_dds.v verilog 代码

//am_modulation_dds.v
module	am_modulation_dds
(
	output			m_axis_data_tvalid,
	input			m_axis_data_tready,
	output	[15:0]	m_axis_data_tdata,
	input			rst_n,
	input			clk
);

	wire signed	[7:0]	dds_100khz_tdata_i;		//	100KHz   正弦波	AM 载波
	wire				dds_100khz_tvalid_i;
	wire				dds_100khz_tready_i;

	wire signed	[7:0]	dds_4khz_tdata_i;		//	4khz   正弦波	AM 调制信号
	wire				dds_4khz_tvalid_i;
	wire				dds_4khz_tready_i;

	reg signed	[15:0]	am_tdata_r;
	reg					am_tvalid_r;
	wire				am_tready_i;

	assign	am_tready_i			= m_axis_data_tready;
	assign	dds_100khz_tready_i	= am_tready_i;
	assign	dds_4khz_tready_i	= am_tready_i;

	assign	m_axis_data_tvalid	= am_tvalid_r;
	assign	m_axis_data_tdata	= am_tdata_r;

	always @(posedge clk)	//AM 调制算法实现
	begin
		if(rst_n == 0 )
		begin
			am_tdata_r	<= 0;
			am_tvalid_r	<= 0;
		end
		else if(am_tready_i == 1)
		begin
			am_tdata_r	<= dds_100khz_tdata_i * (dds_4khz_tdata_i/2 + 128);	// 128 是直流分量，式中的除2是为了不使数据超过16位溢出
																			// 这个代码中，载波频率很低，就直接用乘法去写代码了。
																			// 如果载波频率比较高就需要用DSP单元或乘法 IP 去实现。
			am_tvalid_r	<= dds_4khz_tvalid_i & dds_100khz_tvalid_i;
		end
	end

	dds_compiler_1m_100k dds1						// XILINX VIVADO DDS IP，1MHz 时钟输入，100KHz正弦波 8 位输出
	(
		.aclk				(clk),					// input wire aclk
		.aresetn			(rst_n),				// input wire aresetn
		.m_axis_data_tvalid	(dds_100khz_tvalid_i),	// output wire m_axis_data_tvalid
		.m_axis_data_tready	(dds_100khz_tready_i),	// input wire m_axis_data_tready
		.m_axis_data_tdata	(dds_100khz_tdata_i)	// output wire [7 : 0] m_axis_data_tdata
	);

	dds_compiler_1m_4k dds2							// XILINX VIVADO DDS IP，1MHz 时钟输入，4khz正弦波 8 位输出
	(
		.aclk				(clk),					// input wire aclk
		.aresetn			(rst_n),				// input wire aresetn
		.m_axis_data_tvalid	(dds_4khz_tvalid_i),	// output wire m_axis_data_tvalid
		.m_axis_data_tready	(dds_4khz_tready_i),	// input wire m_axis_data_tready
		.m_axis_data_tdata	(dds_4khz_tdata_i)		// output wire [7 : 0] m_axis_data_tdata
	);

endmodule

二、 调幅波解调

1. am_demodulation_fir 模块逻辑框图

在这里插入图片描述

2. am_demodulation_fir.v verilog 代码

//am_demodulation_fir.v
module	am_demodulation_fir
(
	input					rst_n,
	input					clk,
	input					s_axis_data_tvalid,
	output					s_axis_data_tready,
	input	signed[15:0]	s_axis_data_tdata,
	output					m_axis_data_tvalid,
	input					m_axis_data_tready,
	output	signed[15:0]	m_axis_data_tdata
);


	reg 		[15:0]	abs_data_r	= 0;
	reg					abs_valid_r	= 0;
	wire				abs_tready_i;

	always @(posedge clk)
	begin
		if(rst_n == 0 )
			abs_valid_r	<= 0;
		else if(abs_tready_i == 1)
			abs_valid_r	<= s_axis_data_tvalid;
	end

	always @(posedge clk)	//取绝对值
	begin
		if(rst_n == 0 )
			abs_data_r	<= 0;
		else if(abs_tready_i == 1 && s_axis_data_tvalid == 1)
		begin
			if(s_axis_data_tdata >= 0)
				abs_data_r	<= s_axis_data_tdata;
			else
				abs_data_r	<= -s_axis_data_tdata;
		end
	end
	
	wire signed	[39:0]	fir_fm_tdata_i;
	wire				fir_fm_tvalid_i;
	wire				fir_fm_tready_i;

	assign	fir_fm_tready_i		= m_axis_data_tready;
	assign	m_axis_data_tdata	= fir_fm_tdata_i >>>19;
	assign	m_axis_data_tvalid	= fir_fm_tvalid_i;
	assign	s_axis_data_tready	= abs_tready_i;

	fir_compiler_lowpass_10k_30k_1m am_fir_u1
	(
		.aresetn			(rst_n),			// input wire aresetn
		.aclk				(clk),				// input wire aclk
		.s_axis_data_tvalid	(abs_valid_r),		// input wire s_axis_data_tvalid
		.s_axis_data_tready	(abs_tready_i),		// output wire s_axis_data_tready
		.s_axis_data_tdata	(abs_data_r),		// input wire [15 : 0] s_axis_data_tdata
		.m_axis_data_tvalid	(fir_fm_tvalid_i),	// output wire m_axis_data_tvalid
		.m_axis_data_tready	(fir_fm_tready_i),	// input wire m_axis_data_tready
		.m_axis_data_tdata	(fir_fm_tdata_i)	// output wire [39 : 0] m_axis_data_tdata
	);
endmodule

三、 am_modem_fir_testbench.v

///////////////////////////////////////////////////////////////////////

`timescale 1ns / 100ps

//am_modem_fir_testbench.v
module am_modem_fir_testbench;

reg			rst_n;
reg			clk;


parameter CLK_PERIOD		= 1000;		//1MHz

initial	begin
	rst_n = 0;
	#(20 * CLK_PERIOD)
	rst_n = 1;
	#(3000 * CLK_PERIOD)
	$stop;
end

initial
	clk = 0;
always
begin
	clk = #(CLK_PERIOD/2.0) ~clk;
end

	wire signed	[15:0]	am_mod_tdata;			//调幅波数据，载波100KHz 正弦波，调制信号 4KHz 正弦波
	wire				am_mod_tvalid;
	wire				am_mod_tready;

	wire signed	[15:0]	am_demod_tdata;			//经过解调还原的 4KHz 正弦波
	wire				am_demod_tvalid;
	wire				am_demod_tready=1;

	am_modulation_dds	am_u1					//调幅波调制模块，生成 载波100KHz 正弦波，调制信号 4KHz 正弦波的调幅信号
	(
		.clk				(clk),				//1MHz
		.rst_n				(rst_n),			//复位
		.m_axis_data_tdata	(am_mod_tdata),		//调幅波数据输出， output wire [16 : 0]
		.m_axis_data_tvalid	(am_mod_tvalid),
		.m_axis_data_tready	(am_mod_tready)
	);

	am_demodulation_fir		am_u2				//调幅波解调模块，将调幅波解调还原调制信号
	(
		.clk				(clk),				//1MHz
		.rst_n				(rst_n),			//复位
		.s_axis_data_tdata	(am_mod_tdata),		//调幅信号输入 intput wire [16 : 0]
		.s_axis_data_tvalid	(am_mod_tvalid),
		.s_axis_data_tready	(am_mod_tready),
		.m_axis_data_tdata	(am_demod_tdata),	//调幅波解调数据输出， output wire [16 : 0]
		.m_axis_data_tvalid	(am_demod_tvalid),
		.m_axis_data_tready	(am_demod_tready)
	);

endmodule

四、 FIR IP 设置

1. lowpass_10k_30k_1m.coe FIR IP 系数文件

; XILINX CORE Generator(tm)Distributed Arithmetic FIR filter coefficient (.COE) File
; Generated by MATLAB(R) 9.7 and DSP System Toolbox 9.9.
; Generated on: 17-Jun-2022 13:49:47
Radix = 16; 
Coefficient_Width = 16; 
CoefData = 
fd36,fed1,fe98,fe5f,fe27,fdf3,fdc4,fd9c,fd80,fd72,fd74,fd8a,fdb8,fe00,fe67,feed,
ff99,006b,0166,028d,03e0,0561,0711,08ef,0afb,0d34,0f98,1224,14d5,17a7,1a94,1d9a,
20b0,23d2,26f9,2a1d,2d37,3041,3333,3604,38af,3b2d,3d75,3f84,4152,42db,441b,450e,
45b1,4603,4603,45b1,450e,441b,42db,4152,3f84,3d75,3b2d,38af,3604,3333,3041,2d37,
2a1d,26f9,23d2,20b0,1d9a,1a94,17a7,14d5,1224,0f98,0d34,0afb,08ef,0711,0561,03e0,
028d,0166,006b,ff99,feed,fe67,fe00,fdb8,fd8a,fd74,fd72,fd80,fd9c,fdc4,fdf3,fe27,
fe5f,fe98,fed1,fd36;

2. Matlab FIR 系数生成，Filter Designer 设置贴图

在这里插入图片描述

3. FIR IP 设置贴图

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

五、 DDS IP 设置

1. dds_compiler_1m_100k IP设置贴图

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

1. dds_compiler_1m_4k IP设置贴图

dds_compiler_1m_4k 与 dds_compiler_1m_100k 设置基本一致，这里只贴了一处不一样的设置。
在这里插入图片描述

六、 仿真时序波形图

1. 激励文件信号波形图

在这里插入图片描述

2. AM调幅波调制模块信号波形图

在这里插入图片描述

3. AM调幅波解调模块信号波形图

在这里插入图片描述

七、 综合布线后 FPGA 资源使用报告

在这里插入图片描述

八、 相关 vivado 工程、IP 设置等详细文档连接，采用 Xilinx vivado 2017.4 版本

老皮芽子
关注
  • 5
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
专栏目录
STM32F4基于DSP库的FIR低通滤波
08-14
这个程序是一个测量电容的完整程序，里面使用了基于STM32F4自带的DSP库的FIR低通滤波器，滤波器参数需要使用MATLAB的fdatool工具生成。网上可以搜到相关教程。
AM解调的波形图
04-27
AM调制的各个过程的详细波形，，，，，，，，，，，，，，，，，
FIR 高级应用 - AM 调幅波调制解调(FIR 低通滤波+重采样，FIR 高阶系数，FIR+FIFO )
qq_46621272的博客
06-21 647
Xilinx Vivado FPGA Verilog AM 调幅调制，调幅波解调，DDS IP，FIR IP 低通滤波，FIR+FIFO 使用，FIR 重采样使用，FIR 高阶系数使用。
【信号与系统】调制与解调&低通滤波器
JACKJACKKK的博客
11-01 3882
做题后总结出来的一些小心得：分享一下 XD 祝各位万圣节快乐！ 调制解调：调制：用乘法器乘以 之后，解调在再乘以一个相同的信号。 通过低通滤波器 之后，会得到幅度为原信号的1/2的f（t）。其中正交复用的时候，解调过程中 会相互抵消得到原来的信号。 以上就能够解释为什么可以频域复用信号。 T三、9低通滤波器图片 如上图，本质上是一个低通滤波器的形式，H(jω) 直接由两端的电压之比即可得出 所以经过简化，我们就能够得到： 此时此刻这个一阶滤波器的的截止频率就为： 所以，设计的.
FIR 基础应用 - FM 调频波调制解调(FIR 低通滤波)
qq_46621272的博客
06-21 2671
Xilinx Vivado FPGA Verilog FM 调频调制，调频波解调，DDS IP，FIR IP 低通滤波。
调幅波的解调
qq_62185266的博客
07-31 1302
三种调幅波的解调方式及multisim仿真
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 高级应用
06-21
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 高级应用，FIR 低通滤波+重采样，FIR 高阶系数，FIR+FIFO https://blog.csdn.net/qq_46621272/article/details/125385375 文章有该代码详细说明 ...
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR+FIFO应用
06-21
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR+FIFO应用 https://blog.csdn.net/qq_46621272/article/details/125384724 文章有该代码详细说明 ...
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程
06-17
AM 调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.csdn.net/qq_46621272/article/details/125334644 文章有该代码详细说明 ...
基于Matlab的AM振幅调制与解调仿真.doc
05-31
常见的AM类型包括普通调幅（AM）、抑制载波的双边带调制（DSB）和抑制载波的单边带调制（SSB）。在Matlab中，我们可以利用信号处理工具箱中的函数来实现这些调制方式。 **2. Matlab中的AM仿真** 在Matlab中，可以...
基于MATLAB的AM调制与解调.pdf
10-30
通过以上步骤，我们可以使用MATLAB进行AM调制与解调的全面仿真，理解其工作原理，并优化解调过程，如设计合适的FIR低通滤波器，以提高信号还原度。这在通信系统设计、信号处理课程学习以及相关科研工作中具有重要...
调幅窄带信号经过滤波器的响应
njucp的博客
03-02 2089
缓变信号A(t)是窄带信号，当用 cos(Ω0t) cos(\Omega _{0}t) 对它进行幅度调制，那么我们将得到窄带的高频信号，但是当这个窄带信号通过滤波器后，它会发生什么变化呢。 考虑低通滤波器： H(jΩ)=|H(Ω)|ejΦ(Ω)H(j\Omega )=|H(\Omega)|e^{j\Phi (\Omega )} 现在为了简便，将调幅信号写为： A(t)ejΩ
FPGA数字信号处理（2）-FIR滤波器及AM解调
weixin_30414635的博客
04-14 529
写在前面的话： 如果说有的人的文章能架起理论和工程实践的桥梁的话，我的目的就是做个桥边的导引牌。引导大家上了那些桥。本文也是为有一定的FPGA基础的读者准备。希望大家都能有所收获。 目录 1.AM解调概述 2.FIR滤波器概述 3.FIR滤波器参数计算 4.FIR滤波器XILINXIP核实现 5.FIR滤波器XI...
利用matlab实现AM调制解调
m0_57399700的博客
08-17 1万+
利用matlab实现AM调制解调。本文主要描述了AM调制解调的工作原理及过程。后面附带有关于AM调制解调的逻辑代码。
简单易理解的RC滤波器（含电路仿真）
lee_ritenour
03-15 1万+
滤波器 滤波器是对波进行过滤的器件，是一种让某一频带内信号通过，同时又阻止这一频带外信号通过的电路。 滤波器主要有低通滤波器、高通滤波器和带通滤波器三种，按照电路工作原理又可分为无源和有源滤波器两大类。本文主要对低通、高通还有带通三种滤波器做以下简单的介绍 1 低通滤波器（RC型） 电感阻止高频信号通过而允许低频信号通过，电容的特性却相反。信号能够通过电感的滤波器、或者通过电容连接到地的滤波器对于...
AM信号的调制与解调
热门推荐
无数
04-04 7万+
实验一 AM信号的调制与解调 1. 实验名称 AM信号的调制与解调实验 2. 实验目的 了解AM信号的产生原理与实现方法 了解调幅波调制系数的意义和方法 了解AM信号解调原理与实现方法 3. 实验原理 幅度调制是用调制信号去控制高频载波的振幅，使之随调制信号作线性变化的过程。调幅信号的包络与调制信号成正比。 3.1 调制方法一 调制方法一采用基带信号叠加直流信号再乘载波进行频谱搬移。 SAM(t)=[A0+m(t)]cos(wct) S_{AM}(t) = [A_{0}+ m(t)]cos(
AM调制
kanghuai9556的博客
01-11 2万+
AM（幅度）调制：利用multisim仿真如下电路，观察信号波、载波和调制波的波形。 A1为乘法器，对输入信号X和Y做乘法运算。Vout=Vx*Vy。 XSC1波形 XSC2实验波形 调制波的特点：频率等于载波，幅度变化等于信号波。 可以将低频信号波中携带的信息加载到载波上，这个高频的载波经过功率放大后可以实现远距离传送。 2.FM（频率）调制： 与AM不同的是，FM是指载波的频率受调制信号...
通信原理与MATLAB(一):AM的调制解调
菜yuan~的博客
12-13 2万+
通信原理和MATLAB
FPGA学习积累之AM调制解调（解调部分没搞太明白）
yzf874154547的博客
11-22 7104
基于FPGA的AM调制与解调以及从中学到的东西（注：解调没搞太清楚，没写）随便说说一、平台二、DDS IP的使用三、FIR滤波（用于后面AM解调）四、AM调制五、整体代码六、仿真波形总结 随便说说 （这次小杨第一次写博客，有问题，见谅！） 前几天没事做就想学习学习信号类的知识，然后就想到了去年电赛折磨我的AM与FM的调制与解调。AM的调制与解调用FPGA来实现还是不是很难，但是我还是看了两位博主的博客（链接在这一段结尾）。本次AM调制与解调的信号都是有DDS输出的，载波为1MHz，调制波为10KHz。
fir低通滤波 音频
最新发布
01-07
FIR低通滤波是一种数字信号处理技术，用于处理音频信号。在音频领域中，低通滤波器的作用是滤除高频成分，保留低频成分，从而平滑音频信号。FIR低通滤波器通过自定义滤波器的系数来实现对音频信号的处理。 FIR低通滤波器的特点是无时延，即滤波后的音频信号与原始信号之间没有相位延迟。这一特性在音频信号处理中非常重要，因为音频产生的时间顺序对人耳感知音频的重要性很大，所以需要避免对音频信号产生任何延迟。 FIR低通滤波器的设计可以根据实际需求进行调整，可以通过改变滤波器的截止频率和滤波器的阶数来实现不同的效果。截止频率决定了高频成分被滤除的程度，而滤波器的阶数决定了滤波器的陡峭程度。 在音频信号处理中，FIR低通滤波器广泛应用于音频降噪、音频平滑、语音识别等方面。通过使用适当的滤波器系数，可以有效地去除不需要的频率成分，提升音频质量和清晰度，减少噪音干扰。 总结来说，FIR低通滤波器是一种数字信号处理技术，用于音频信号的去噪和平滑。它具有无时延、可调节截止频率和阶数的特点，广泛应用于音频处理领域，提升音频质量和清晰度。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

老皮芽子

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值