Verilog硬件语言的好处

如果RTL 原理图已经比较复杂，但是如果仔细分析还是可以进行分析的，如果系统再大一些就很难分析了，而更复杂的系统我们如果再对其内部继续和之前一样面面俱到的分析意义不是很大，因为我们使用 Verilog 硬件描述语言来描述硬件的行为就是要跳出这种对底层的复杂设计，而只关心其功能的实现，所以后面我们将主要把重点放在对行为和层次化结构的实现。但有时候在进行局部优化时我们还会进行局部的分析，而不是低效率的全局分析。