FPGA边沿检测

边沿检测主要作用是能够准确的识别出单比特信号的上升沿或下降沿，也就是我们希望当上升沿或下降沿来到时，能够产生一个唯一标识上升沿或下降沿的脉冲信号来告诉我们上升沿或下降沿来了，我们就可以根据这个脉冲信号作为后续电路功能的启动。如图 所示，
我们对同一信号打一拍后在①位置处就可以检测到上升沿，使之拉高一个时钟的脉冲；在②位置处可以检测到下降沿，使之拉高一个时钟的脉冲。

上面的例子是用时序逻辑实现的，和图一所示波形完全一致。其核心逻辑也可以结合三目运算符用组合逻辑 assign 来实现，会使 podge 和 nedge 检测到上升沿和下降沿的脉冲均会提前一拍。希望大家能够记住边沿检测的核心逻辑以方便使用，当看到类似的代码也可以反推出检测的是上升沿还是下降沿。