FPGA奇分频（5分频）

注意：下面是本人的学习笔记，如有问题请留言。

分频器是数字系统中最常见的基本电路之一。分频就是将输入信号的频率变成成倍地低于输入频率的输出信号。

50MHZ，5分频后输出信号频率为10MHZ

 

有两种方法：分频法和降频法。

分频法（占空比50%）编程：

module divider_five
  (
  input     sys_clk,
  input     sys_rst_n,
  
  output       clk_out
  );

reg   [2:0]   cnt;
reg           clk_out_1;
reg           clk_out_2;

always@(posedge sys_clk or negedge sys_rst_n)
  if(sys_rst_n == 1'b0)
    cnt <= 1'b0;
  else if(cnt == 3'd4)
    cnt <= 1'b0;
  else
    cnt <= cnt + 3'd1;
    
always@(posedge sys_clk or negedge sys_rst_n)
  if(sys_rst_n == 1'b0)
    clk_out_1 <= 1'b0;
  else if(cnt == 3'd2)    
    clk_out_1 <= 1'b1;
  else if(cnt == 3