32 NVIC 中断优先级管理_10

CM3 内核支持 256 个中断，其中包含了 16 个内核中断和 240 个外部中断，并且具有 256 级的可编程中断设置。 STM32 并没有使用 CM3 内核的全部东西，只用了一部分。STM32F103 系列具有16 个内核中断和 60 个可屏蔽中断，具有 16 级可编程的中断优先级，对这 60 个可屏蔽中断进行介绍。

typedef struct
{
 __IO uint32_t ISER[8]; /*!< Interrupt Set Enable Register */
 uint32_t RESERVED0[24];
 __IO uint32_t ICER[8]; /*!< Interrupt Clear Enable Register */
 uint32_t RSERVED1[24];
 __IO uint32_t ISPR[8]; /*!< Interrupt Set Pending Register */
 uint32_t RESERVED2[24];
 __IO uint32_t ICPR[8]; /*!< Interrupt Clear Pending Register */
 uint32_t RESERVED3[24];
 __IO uint32_t IABR[8]; /*!< Interrupt Active bit Register */
 uint32_t RESERVED4[56];
 __IO uint8_t IP[240]; /*!< Interrupt Priority Register, 8Bit wide */
 uint32_t RESERVED5[644];
 __O uint32_t STIR; /*!< Software Trigger Interrupt Register */
} NVIC_Type;

STM32 的中断在以上的寄存器控制下有序执行。

ISER[8]：Interrupt Set-Enable Registers，是中断使能寄存器组。CM3 内核支持 256 个中断，用 8 个 32 位寄存器来控制，每个位控制一个中断。但是 STM32F103 的可屏蔽中断只有 60 个，所以对我们来说，有用的只有ISER[0]和 ISER[1]， 总共可以表示 64 个中断，实际对应关系ISER[0]的bit0~bit31分别对应中断 0~31，ISER[1]的 bit0~27 对应中断 32~59； 60 个中断就分别对应上。要使能某个中断，必须设置相应的 ISER 位为 1，使该中断被使能(使能后还要配合中断分组、屏蔽、IO 口映射等设置才是完整的中断设置)。具体每一位对应哪个中断，参考 stm32f10x.h 里面的第 140 行处。

ICER[8]：Interrupt Clear-Enable Registers，中断除能寄存器组。该寄存器组 与 ISER 的作用恰好相反，是用来清除某个中断的使能的。其对应位的功能，也和 ICER 一样。 专门设置一个 ICER 来清除中断位，而不是向 ISER 写 0 来清除，是因为 NVIC 的这些寄存器都是写 1 有效，写 0 是无效，具体设计，参考《CM3 权威指南》第 125 页NVIC 概览。

ISPR[8]：Interrupt Set-Pending Registers，中断挂起控制寄存器组。每个位对应的中断和 ISER 是一样的。通过置 1，可以将正在进行的中断挂起，而执行同级或更高级别的中断，写 0 无效

ICPR[8]：Interrupt Clear-Pending Registers，中断解挂控制寄存器组。其作用与 ISPR 相反，对应位也和 ISER 是一样的。通过设置 1，可以将挂起的中断解挂。写 0 无效。

IABR[8]：Interrupt Active Bit Registers，中断激活标志位寄存器组。对应位所代表的中断和 ISER 一样，如果为 1，则表示该位所对应的中断正在被执行。这是一个只读寄存器，通过它可以知道当前在执行的中断是哪一个。在中断执行后由硬件自动清零。

IP[240]：Interrupt Priority Registers，中断优先级控制的寄存器组。这个寄存器组相当重要！STM32 的中断分组与这个寄存器组密切相关。IP 寄存器组由240个8bit的寄存器组成，每个可屏蔽中断占用 8bit，总共可表示 240 个可屏蔽中断。STM32 只用到了其中的前 60 个。IP[59]~IP[0]分别对应中断 59~0。而每个可屏蔽中断占用的 8bit 并没有全部使用，只用了高4位。这 4 位，又分为抢占优先级和子优先级。抢占优先级在前，子优先级在后。而这两个优先级各占几个位又要根据 SCB->AIRCR 中的中断分组设置来决定。

STM32 的中断分组：STM32 将中断分为 5 个组，组 0~4。该分组的设置是由 SCB->AIRCR 寄存器的 bit10~8 来定义。具体的分配关系如表所示：

例如组设置为 3，那么此时所有的 60 个中断，每个中断的中断优先寄存器的高四位中的最高3位是抢占优先级，低1位是响应优先级。每个中断，你可以设置抢占优先级为 0~7，响应优先级为 1 或 0。抢占优先级的级别高于响应优先级。而数值越小所代表的优先级就越高。

需要注意

第一，如果两个中断的抢占优先级和响应优先级是一样的，哪个中断先发生就先执行；

第二，高优先级的抢占优先级可以打断正在进行的低抢占优先级中断。而抢占优先级相同的中断，高优先级的响应优先级不可以打断低响应优先级的中断。

结合实例：假定设置中断优先级组为 2，然后设置中断 3(RTC 中断)的抢占优先级为 2，响应优先级为 1。中断 6（外部中断 0）的抢占优先级为3，响应优先级为 0。中断7（外部中断 1）的抢占优先级为 2，响应优先级为0。那么这3个中断的优先级顺序为：中断7>中断3>中断6。中断3和中断7都可以打断中断6的中断。而中断7和中断3却不可以相互打断

库函数实现以上中断分组设置以及中断优先级管理

配置中断分组设置和优先级管理函数

中断优先级分组函数 NVIC_PriorityGroupConfig

void NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup)
{
 assert_param(IS_NVIC_PRIORITY_GROUP(NVIC_PriorityGroup));
 SCB->AIRCR = AIRCR_VECTKEY_MASK | NVIC_PriorityGroup;
}

通过设置 SCB->AIRCR 寄存器来设置中断优先级分组，而其入口参数双击选中函数体里面的 “IS_NVIC_PRIORITY_GROUP”然后右键“Go to defition of …”可以查看到为：

#define IS_NVIC_PRIORITY_GROUP(GROUP)
(((GROUP) == NVIC_PriorityGroup_0) || 
((GROUP) == NVIC_PriorityGroup_1) || \
((GROUP) == NVIC_PriorityGroup_2) || \
((GROUP) == NVIC_PriorityGroup_3) || \
((GROUP) == NVIC_PriorityGroup_4))

中断初始化函数void NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct)

NVIC_InitTypeDef 是一个结构体，查看结构体的成员变量：

typedef struct
{
 uint8_t NVIC_IRQChannel; 
 uint8_t NVIC_IRQChannelPreemptionPriority;
 uint8_t NVIC_IRQChannelSubPriority; 
 FunctionalState NVIC_IRQChannelCmd; 
} NVIC_InitTypeDef;

NVIC_IRQChannel：定义初始化的是哪个中断，可以在stm32f10x.h 中找到每个中断对应的名字。例如 USART1_IRQn。

NVIC_IRQChannelPreemptionPriority：定义这个中断的抢占优先级别。

NVIC_IRQChannelSubPriority：定义这个中断的子优先级别。

NVIC_IRQChannelCmd：该中断是否使能。

使能串口 1 的中断，同时设置抢占优先级为 1，子优先级位 2，初始化的方法是：

NVIC_InitTypeDef NVIC_InitStructure; 
NVIC_InitStructure.NVIC_IRQChannel = USART1_IRQn;//串口 1 中断 
NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority=1 ;// 抢占优先级为 1 
NVIC_InitStructure.NVIC_IRQChannelSubPriority = 2;// 子优先级位 2 
NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE; //IRQ 通道使能 
NVIC_Init(&NVIC_InitStructure); //根据上面指定的参数初始化 NVIC 寄存器