目录
一、简介
（1）
（2）
二、Spec
（1）Function descripton
（2）Interface description
| Signal Name | Width | Type Direction | Description |
|---|---|---|---|
| clk | 1 | input | System clk signal, 50Mhz |
| rst | 1 | input | System reset signal，negedge |
| cmd_i | 16 | input | [15]：读写指示；1：写，0：读[14:8]:地址位[7:0]:数据位 |
| cmd_ready | 1 | output | 信号ready |
| cmd_valid | 1 | input | 信号valid |
| tx | 1 | output | uart发送数据端 |
| rx | 1 | input | uart接收数据端 |
| read_valid | 1 | output | 读数据valid |
| read_data | 8 | output | 读到的数据 |
（3）Block Diagram
（4）Design detil
- List item
（5）Timing
三、Design and Verification
- RTL
在这里插入代码片
- Test bench
在这里插入代码片
594
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
