HDL--Verilog代码规范

命名规则

1 代码中尽量避免使用数字，较多的采用宏定义，全部宏都在头文件中定义。
2. 每行代码文字数量都控制在80以内，行的缩进使用Tab
3. 如果你只使用verilog，那么建议用匈牙利命名法。

匈牙利命名法：开头字母用变量类型的缩写，其余部分用变量的英文或英文的缩写，要求单词第一个字母大写
输入输出：
1比特的输入端口以i开头，1比特的输出端口以o开头，1比特的双向端口以io开头。
多比特的输入端口以iv开头，多比特的输出端口以ov开头，多比特的双向端口以iov开头。要跟邻近的端口名对齐。（v是vector的意思）
module time_ctrl (
input iAdc_clk,
input iAdc_por,
output oS_h,
output oC_on
);
变量：
一比特的reg型变量以r开头，1比特wire变量以w开头。
多比特的reg型变量以rv开头，多比特的wire型变量以wv开头。要跟邻近的变量名对齐。
reg变量都要赋初值’b0，包括端口名（如 output reg oData='b0）。

4. 变量名其余部分使用英文小写字母、数字以及下划线“”进行命名，为了明确内部控制信号的极性，负逻辑信号线的名称以下划线“”结尾，宏使用英文大写字母，英文小写字母，数字以及下划线“_”进行命名
5. 信号名除单词首字母以外一律小写，参数以及宏定义一律大写。
6. 头文件中为了防止同一个文件