电源直流压降仿真-POWER DC(2/2)

继电源直流压降仿真-POWER DC(1/2)之后，最近有空更新下如何加反馈,在上一次课程里讲到电压仿真时如果不加反馈，会有跌落。目标有0.9V但实际跌落到只有0.768mV,原因是铜皮也是有阻抗衰减的，硬件工程师应该知道在DC-DC电源电路设计时通常会有FB的反馈信号。当电源输出检测电压偏低时会调整输出电压到正常范围。

通过如下方法，在电感的后端设置VRM反馈点，选中反馈线靠SOC端的一个VIA，在“Positive Sense Pin”上右键”Link the select nodes to”->”save with circuit node”。

Positive Sense Pin电感后端反馈点, Negative Sense Pin 地的反馈点
做了近端反馈后，它能把我的输出端电压给抬高，从而使得能够弥补上这个磁珠带来的压降影响，这时能看到VRM端（电感前端已经抬高到1.02V）
除了看PDC外，还能通过这个仿真看一些电流密度和电压分布的平面图
如果是用两颗电感，在选网络环节时，将电感前端的网络选中合并Merge后再split,最关键的一点是将两个电感对应的芯片VRM的的反馈点positive sense pin/negative sense pin设置为相同（一般选取layout上真实布局的反馈点，通常这个点都会在尽可能SOC端远端），否则出结果时电流不均衡。