Marin说PCB之电源完整性之直流压降仿真CST--01

电源完整性能是一个老生常谈的话题， 电源直流压降（DC IR Drop）是指在电路中由于电源电压的不稳定或电源电阻的存在而导致的电压降低现象。在电路中，电源的直流电压会在电路中的导线、电阻、电容等元件上产生一定的电压降，从而影响电路的正常工作。

我们通过欧姆定律的公式 R=U/I

得知由于导体并非理想，所以会存在电阻，导致电压上的下降。我们从上面的公式也可以得出一个结论就是：导体的电阻值与导体的长度成正比，与导体的横截面积成反比，若我们将互联的走线的长度加倍，则走线导体的电阻值加倍；若是我们增加一倍的导体的横截面积，则导体的电阻值减少一倍。这个也是我们在改一些PI工程师的意见的时候经常会遇到让你把电源走线能够加粗的加粗，能够铺铜的尽量不要走线去做了。

我们经常会在一个主芯片的器件资料中看到类似于芯片的电源要求，常见主芯片的一些电源Vdd的误差是（+-%3到+-%5），一些core电源的直流压降可能要求会更加严格一些，有的是+-1%左右了。

我们往往会把手册这些电源的直流压降的误差直接当做是实际的sink端口的电源的直流压降的误差值了，这个是不正确的。一般来说我们芯片手册的电源直流压降的误差是其实是包括了直流压降和交流噪声的总和的，不过很多的电源芯片厂商都没有给出一个推荐的比例关系，IC 的容忍值通常 5-10%，这个值里既包含了电源噪声，又包含了直流压降，这个经验值的占比值通常为 2：8。例如，例如：0.8V的 core 电源，波动范围 5%，波动值为 0.8Vx5%=40mV，实际负载端的电压为 0.76V~0.84V， 直流压降所占比例为 40mVx80%=32mV，也就是说负载端的直流压降部分可以接受的范围为 0.768V-0.832V。

这个算的话是比较严格的了，我这边通常的做法就是EE同事那边先去做出一份WCCA表格，计算出VAM的最恶劣的使用情况，然后加上负载端口的芯片手册的要求，然后对比一下两者的下限余量即可，就是我们PCB板子上走线的允许的压降误差了。

好了这次我就给大家分享一下我之前给乌克兰同事学的如何使用CST软件去做电源的直流压降仿真，其实cadence也有自己的仿真软件是PowerDC这个软件，这个软件在win10 cortana搜索即可，或者在Cadence\Cadence_SPB_17.2-2016\tools\bin找到.powerdc.exe，我的是Cadence17.2，要是你的cadence是16.6可能需要额外安装sigrity，不过后面还有热仿真、PowerSI仿真等，装17.2还是省事一些，后面小编会分几期讲解之前用的power dc去仿真电源直流压降，这次主要还是说CST这个软件了。好了，大家请退后，小编我要开始讲课了。

1,首先打开软件找到这个下图所示的这个界面