vivado搭配vscode，让Verilog编程更有趣（包括乱码问题的解决）

最新推荐文章于 2024-05-22 07:48:12 发布
最新推荐文章于 2024-05-22 07:48:12 发布
阅读量4.8k 收藏 18
点赞数 2
分类专栏： Verilog 文章标签： vscode+Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/rebortt/article/details/111401979
版权

开始我们的表演

准备工作：

  1. 安装vivado和vscdoe（这两个没有那玩个鬼）
  2. 将vivado中的默认编译器改为vscode（文件路径+code.exe+[file name] -[line number]）在这里插入图片描述可以考虑对快捷方式使用文件所在路径快速查找
  3. 安装vscode插件：（不安装也不不是不行，主要是vscode不安装插件确实用着不舒服） 在这里插入图片描述
  4. 在GitHub上下载CTsgs，我选择了图中的最后一个
最低0.47元/天 解锁文章
筱羊冰冰
关注
  • 2
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
verilog-format:Verilog格式化程序
05-06
Verilog格式 控制台应用程序，用于将格式应用于verilog文件。 如何使用 应用选项： usage: [java -jar verilog-format.jar|./verilog-format|verilog-format.exe] [-f <pathname>] [-h] [-p] [-s <verilog>] [-v] -f,--format <pathname> verilog file -h,--help print this message -p,--print print file formated -s,--settings <ver
vivado使用-----关联Vscode
dog345的博客
08-02 1万+
Vivado自带的编辑器不是很好用，所以这时候就需要祭出宇宙最强编辑器—VSCODE。将Vivado和Vscode关联后就可以使用Vscode进行编辑代码。关联并且使用分为2部分。 第一部分：先在Vscode中安装支持verilog或者VHDL的插件。安装后就可以支持自动补全等功能。 第二部分：在Vivado中配置编辑器为Vscode。具体方法为：1 在Vivado中点击“Tools”然后点击选择“Setting”如图1所示。 点击“Text Editor”，在“Current Editor”中点击“Cu.
使用VS Code进行Verilog HDL的编译和仿真
最新发布
EinsamMark的博客
05-22 1923
使用此插件仿真首先得创建一个工程，然后将所需代码添加到SOURCES里，将仿真的testbench设置为toplevel，即可在下方的RUNS里看到tb，点击Run就会调用Modelsim仿真。对于插件设置，点击ACTIONS里的Open Configuration Menu - Tools - General，第一个选项选择你需要的第三方软件，这里是Modelsim。首先安装Python 3，这个我就不赘述了，没安装的可以网上搜搜，现在官网好像也有一键安装的版本了。这个插件功能很多，简单介绍一下。
vivado编辑器出现中文乱码的问题及解决方法
李述铜的笔记
06-08 3178
初次玩vivado，发现写好的verilog文件在vivado中打开显示乱码。要解决这个问题，需要完成两步操作：一是更改文件的编码为GBK；二是更改显示的字体。以下二者缺一不可，这样既可以在vivado中显示中文，又可以保证在其它文本编辑器中打开时同样也能显示中文。
VSCode关联VIVADO编辑Verilog
小王在努力...的博客
02-08 3785
有时候接手别人的代码，或者从网上找的开源代码，每个人风格不一致，对齐缩进也不一样，阅读起来很累。有没有什么方法能快捷地格式化代码呢。下面我们利用VSCode插件来实现这个需求。Vivado是Xilinx公司提供的逻辑开发平台(之一)，如果不喜欢Vivado自带的文本编辑器，可以选择第三方的文本编辑器VSCode。
【常见错误】Xilinx Vivado自带编辑器文字部分出现乱码解决办法
记录学习历程
02-26 1万+
一、发现问题 在进行FPGA开发时，常用的代码编辑器比如Sublime，但是最近发现再Sublime中编辑的代码文字部分，在用Vivado自带的编辑器打开时，会出现文字错乱的情况，如下图： 而在Sublime中实际的情况却是下图这样，这样就会导致代码的易读性降低。 二、解决问题 这是由于Sublime端编码方式导致的，将Sublime文件设置成GBK编码即可，如下图所示，设置成功后CTRL+S保存，再从Vivado自带的编辑器打开代码，就可以看到代码中文字部分显示就正常了
FPGA开发 -- Vivado使用VSCode编译带图文（安装 语法校验 自动缩进 ）
herui_2的博客
11-22 1701
最近开始学习FPGA的开发，下面就我个人学习的一个阶段做一个总结与记录，以及分享我所找到的一些资料给大家做个参照~~文中有不足之处望指教。这个文章主要包含了 Vivado 的安装 以及如何使用 VSCode 进行代码部分的编写，当然也有很多其他的编辑器可以使用，开发的平台选择好了我们也可以事半功倍~~我是因为我开发STM32的时候就是使用 VSCode 编辑器进行开发的，就难得去下载其他编辑器了。
vscode verilog sv常用插件
05-05
在IT行业中，Visual Studio Code（VSCode）是一个广泛使用的源代码编辑器，尤其在硬件描述语言（HDL）如Verilog和SystemVerilog的开发中备受青睐。本话题聚焦于VSCode中的常用插件，这些插件能显著提升Verilog和...
vivado2019.2平台下通过verilog编程实现带通滤波器+代码操作视频
06-08
2.内容：vivado2019.2平台下通过verilog编程实现带通滤波器+代码操作视频 3.用处：用于带通滤波器算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，...
Verilog:在vivado中完成的Verilog代码
03-30
Verilog是一种广泛使用的硬件描述语言（HDL），用于设计、验证和实现数字系统，包括集成电路、微处理器、可编程逻辑器件等。它允许工程师用类似于编程的语言来描述电子系统的功能和行为。本主题将深入探讨如何在...
xilinx 使用vivado实现TDC，使用verilog语言，有博客介绍。
05-04
Vivado是Xilinx开发的一款集成设计环境，它集成了项目管理、设计输入、逻辑综合、布局布线、仿真和硬件编程等功能，为FPGA开发提供了便利的一站式解决方案。 在实现TDC的过程中，我们首先需要理解其基本工作原理。...
vscode安装包，配合vivado联合vscode使用
01-15
vscode安装包，配合vivado联合vscode使用 vscode安装包，配合vivado联合vscode使用 vscode安装包，配合vivado联合vscode使用 vscode安装包，配合vivado联合vscode使用
工具：为Verilog状态机自动生成状态定义代码
永恒的止水的博客
04-11 2176
工具：为Verilog状态机自动生成状态定义代码 更新历史 20200411： 首次发布 作为一名电子学工程师，FPGA的逻辑开发是少不了的。用Verilog开发FPGA逻辑时，我发现： 状态机中的状态数量很多时，状态定义代码写起来费时费力，且很容易出错 插入、删除状态后，状态定义代码容易变得杂乱 例如，以下代码中，STATE2 的编码不小心写错了，但这个错误并不容易被一眼看出来 (尤...
解决VIVADO以及ISE 在使用外部编辑器sublime时 注释乱码问题
weixin_44520134的博客
05-29 1623
解决VIVADO以及ISE 在使用外部编辑器sublime时 注释乱码问题 当使用外部编辑器进行注释标定之后，重新在ISE或者VIVADO中打开，会出现乱码问题，该问题的原因是编码格式不统一造成的。Vivado和ISE中的中文注释是ANSI协议。解决方法如下 ####### 前提条件，需要在sublime中提前下载好插件 ConvertToUTF8 ，同时要关闭sublime之外打开的.v文件。 可以直接使用快捷键ctrl+shift+p，在弹出的横框内输入install ，会自动跳出选项，选择pac
VS Code开发Verilog代码
All_Rights_Reserved的博客
10-01 2225
使用过Vivado和Quartus的都知道，这两个软件的代码编辑器做的都太行，微软的Visual Studio Code不管从界面还是功能上，都完胜上述两款软件多，因此这里教大家如何在VS Code上配置Verilog编程环境。
Vivado与vscode实现关联（在Vivado中点击Go to Source会跳转到vscode中对应的行号）
Jason Bourne的博客
09-21 1605
Vivado与vscode实现关联（在Vivado中点击Go to Source会跳转到vscode中对应的行号） 敲黑板了！！！上图中的第3处一定要设置为**…/Microsoft VS Code/Code.exe -g [file name]:[line number]** vscode的软件路径替换为读者自己的安装路径。 我试过其他的设置方式，都只是能跳到对应的文件，但是无法定位到行号（这点我认为也很重要，懂得都懂。） ps: 不知道以上的方法是个例，还是具有通用性。若是对于读者无效，望包涵。
用VsCode代替Vivado的文本编辑器—安利一波
热门推荐
deadline
08-17 1万+
VSCode编辑Verilog特性： 1.语法高亮（关键词，数字等） 2.支持Verilog和System Verilog 3.支持自动补全（包括关键词和定义的变量等） 4.语法纠错（Vivado逻辑仿真—xvlog） 5.目录搜索（搜索整个工作目录下的变量） 6.支持自动生成测试文件
VScode编辑verilog/SystemVerilog + iverilog编译仿真 + GTKWave显示波形
来了就别走啦
08-17 5250
quartus II + modesim的仿真流程太过繁琐，每次修改代码都要重新编译，重新打开modesim仿真十分花时间，了解到iverilog+GTKWave的仿真方法后觉得非常快速便捷，并结合VScode编辑，做个小结、
vscode完成verilog编辑仿真环境配置（带完整源码包）
pocean2012的博客
04-22 3996
示例代码包下载 vscode配置verilog开发环境示例代码包，可编译运行，观察波形-嵌入式文档类资源-CSDN下载 具体操作按图索骥~~~~~ 1. 安装iverilog编译器 官网链接 Icarus Verilog for Windows 选择下载带了Icarus和wtkwave的版本，这样既可以查看波形。 可以在命令行查看，配置路径 iverilog -v Icarus Verilog version 12.0 (devel) (s20150603-1110-g18392..
vivado链接vscode
09-12
您好！要将Vivado与VSCode进行链接，您可以按照以下步骤进行操作： 1. 在VSCode中安装插件：打开VSCode，点击左侧边栏的扩展图标（四个方块），搜索并安装 "Vivado HLS" 插件。 2. 配置Vivado路径：在VSCode中，按下 `Ctrl + Shift + P` （或者在菜单栏选择 "View" -> "Command Palette"），输入 "Vivado HLS" 并选择 "Configure Vivado HLS Path"。然后输入您Vivado的安装路径。 3. 创建或打开工程：在VSCode中，点击左侧边栏的文件图标，创建一个新文件夹作为您的工程目录，然后使用 "File" -> "Open Folder" 打开该文件夹。如果已经有现有的工程，请直接打开该工程文件夹。 4. 编写代码：在VSCode中，使用VHDL或Verilog编写您的代码，并将其保存在工程目录中。 5. 编译和综合：在VSCode中，按下 `Ctrl + Shift + P`，输入 "Vivado HLS" 并选择 "Compile and Synthesize"。这将启动Vivado HLS并开始编译和综合您的设计。 请注意，这些步骤假设您已经正确安装了Vivado和VSCode，并配置了相关的环境变量。如果遇到任何问题，请参考相关文档或咨询Vivado和VSCode的官方支持。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值