DDR2的ECC处理办法之二

最新推荐文章于 2024-01-22 15:47:22 发布
最新推荐文章于 2024-01-22 15:47:22 发布
阅读量1.1k 收藏
点赞数
分类专栏： SOC 文章标签： 64bit
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/richardhuang1123/article/details/5389000
版权

这里16bit模式，在端口只有32bit,所以高位填0，只有低16bit数据有效。在内部形成校验数据时以这种
填充后的32bit数据来形成校验位。
  写命令下：
  在写模块之前，内部数据通道是64bit,在写模块下，基于（32，7）编码形成两个7bit
 共14bit的校验位，在写模块内部，把64bit数据拆成四个16bit，再高位填16bit填0成4个32bit,
 基于这四个32bit分别生成各自的校验位，然后在DDR2端口把这四个32个数据分别写出。为了保持
 写带宽的一致性，64bit的时钟频率是端口时钟频率的1/4

richardhuang1123
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
极详细的ECC讲解
06-11 6870
ECC的全称是Error Checking and Correction，是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话，NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错，而是整个Page（例如512Bytes）中只有一个或几个bit出错。ECC能纠正1个比特错误和检测2个比特错误，而且计算速度很快，但对1比特以上的...
ddr2 读写模块verilog
03-31
2. **预取技术**：DDR2内存的数据宽度通常大于单个时钟周期能传输的数据量，因此需要预取技术来处理多个数据位。 3. **命令和地址的管理**：DDR2内存需要特定的命令序列来启动读写操作，如ACT（激活）、CAS（读写...
介绍下用MIG生成的DDR2-SDRAM控制器
01-06
MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具，可以用它来直接生成DDR2控制器设计模块，模块包含可自由修改的HDL源代码和约束文件。
DDR2 ECC的处理办法之一
richardhuang1123的专栏
03-10 1892
1.DDR2 ECC 实际只支持32bitECC，64bit的ECC是两个32bitECC合成。采用算法是hamming编码,(32,7); 但是目前的PHY接口是5个slice，每个slice对外接口是8bit 数据位宽。其中一个slice用于ECC，所以最后最大支持4*8bit=32bit数据位宽。另外IP支持reduced模式，在配置好 reduced后（1有效），将在内部PHY的s
ECC的verilog代码
11-04
ECC的verilog代码，有TESTBENCH文件。
Nand ECC校验和纠错详解
pengrui18的专栏
08-21 1655
原文出处：http://linux.chinaunix.net/techdoc/net/2009/07/15/1124340.shtml ECC的全称是Error Checking and Correction，是一种用于Nand的差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话，NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错，...
ddr2.rar_ddr2
09-23
DDR2，全称为Double Data Rate Second Generation SDRAM（双倍数据速率第二代同步动态随机存取内存），是DDR内存的一种发展和升级版本。DDR2内存技术在2000年代中期开始广泛应用于个人电脑和服务器系统，以提高系统...
DDR2.zip_ddr2_ddr2 verilog
09-21
DDR2（Double Data Rate Second Generation SDRAM）是内存技术的一种，它是DDR SDRAM的第二代产品，相较于第一代DDR内存，DDR2在速度、功耗和容量方面都有显著提升。DDR2内存通过在时钟周期的上升沿和下降沿同时传输...
ddr2.rar_Linux DDR2_V2
09-19
DDR2是第二代动态随机存取存储器（Double Data Rate 2 SDRAM），在2000年代中期至晚期广泛应用于计算机系统中，提供比第一代DDR更高的数据传输速率。 描述中提到的“Summit expansion board”可能是一个专门为Linux...
DDR2 读写时序
05-08
DDR2（Double Data Rate Second Generation SDRAM）是第二代双倍速率同步动态随机存取内存，它是DDR内存的升级版，具有更高的数据传输速率和更低的功耗。在DDR2内存的设计中，数据是在上升沿和下降沿同时传输，使得...
ECC原理和RocketChip Cache ECC实现
heyuming20062007的博客
01-10 5926
ECC(Error Correcting Code)全称为错误纠正码，用于对存储器的数据进行完整性检查和纠正，主要用在SRAM、DDR、NAND等存储器设备上。ECC可以对数据进行单比特的纠错和多比特的检错，其原理基于汉明码编码而来。RISC-V RocketChip生成器带有Cache ECC选项，默认情况下是关闭状态，有三种类型的ECC校验可以选择，分别是：parity、sec、secded，其各个类型的含义
内存ECC问题的分析和实践
tombaby_come的博客
09-28 3913
不多介绍了，感兴趣自己研究吧。最后得出来的二进制数是：0101，我们会神奇地发现，0101就是10进制5的二进制表现，因此，我们可以准确的知道，5号位上发生了数据的改变，我们只要对5号位进行置反操作即可。首先第一组（1,3,5,7,9,11位）：1的个数为6位，不再是奇数个了，因此，我们可以断定，这一组中肯定有某个数据发生了错误，但不能确定是哪一位上发生了错误。接下来，我们检查第二组（2,3,6,7，10,11） ，1的个数为3位，仍然满足“奇校验”，因此我们也可以断定这一组中没有任何一位数据发生了改变。
数据校验(初级篇)
lufylegend_fans的博客
06-24 924
最近618，我也是顶着矿难装了一台电脑，很不幸，我…安全下山，可惜我买的是3050，网传矿老板都不买的显卡。组装之后也是很幸运的一次点亮，光是点亮还不足以满足我，因为我买电脑就是为了打游戏的，所以我就想知道其中那些配件会影响我的游戏体验，又分别影响哪个方面。首先研究的就是硬盘，CPU，内存这三个配件的作用和关系，总所周知，不管什么东西，都是储存在硬盘里面的，游戏也不例外，游戏的存档，本体，Mod都会储存在硬盘里面。打开游戏时，CPU会将所需要用到的数据读取到内存中，然后就没有硬盘什么事情了，所以硬盘最能影响
Aurora
最新发布
lsh200604的博客
01-22 2086
Aurora 是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议，其可为物理层提供透明接口，让专有协议或业界标准协议上层能方便地使用高速收发器。虽然使用的逻辑资源非常少，但 Aurora 能提供低延迟高带宽和高度可配置的特性集。Aurora 协议具体阐述了数据信息在通道上的传输流程，一般情况下，一个通道有好几条数据链路，每一条链路都可以进行全双工的通信。通道两端的设备被称为通道对。Aurora通信协议支持用户自定义控制逻辑接口，可以与用户自定义的应用程序进行通信。其中 Aurora。
MEMORY系列之“DDR with ECC”
子曰小玖的博客
01-08 3439
ECC是“Error Checking and Correcting”的简写,中文名称是“错误检查和纠正“。ECC是一种能够实现“错误检查和纠正“的技术，ECC内存就是应用了这种技术的内存，一般多应用在服务器及工作站上，这将使整个电脑系统在工作时更趋于安全稳定。 带ECC功能的DDR连接如下图所示： 不带ECC的32bit数据带宽连接方式如下： 不带ECC的64bit数据带宽连接方式如下： 以下是带ECC的连接方式，主要分为以下几种： 1、Using x16 Componen.
最详细的“ECC-汉明码”原理讲解
热门推荐
qq_37708525的博客
01-19 1万+
Error Correcting Code (ECC)校验码。ECC校验技术最常用的就是“汉明码（）”汉明码可以实现--1-bit纠错和2-bit检错。“1-bit纠错，即知道哪一bit错了，并纠正它”“2-bit检错，即知道传输的码字中错了2-bit，但不知道哪2-bit错了。这种情况，数据只能重传”大部分都讲了“1-bit纠错”，我们讨论“1-bit纠错和2-bit检错。
DDR 存储器中的纠错码 （ECC）
m0_73549240的博客
04-21 4522
ECC
zynq - ecc功能开启和验证
sy84436446的博客
11-01 1372
zynq的ecc功能
DDR5 内存ECC
m0_73549240的博客
04-21 2721
DDR5 ECC
1Gb DDR2 SDRAM技术规格详解
DDR2 SDRAM 是一种第二代双倍数据速率同步动态随机访问内存，其设计目标是提供比第一代 DDR 更高的数据传输速率和更低的功耗。DDR2 SDRAM 在内部采用八进制存储体结构，每个1Gb 芯片可以组织为32Mbit x 4 I/O x 8 ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值