DDR2 ECC的处理办法之一

最新推荐文章于 2024-05-15 13:25:14 发布
最新推荐文章于 2024-05-15 13:25:14 发布
阅读量1.8k 收藏 2
点赞数
分类专栏： SOC 文章标签： 64bit 算法
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/richardhuang1123/article/details/5365653
版权

1.DDR2 ECC
实际只支持32bitECC，64bit的ECC是两个32bitECC合成。采用算法是hamming编码,(32,7);
但是目前的PHY接口是5个slice，每个slice对外接口是8bit
数据位宽。其中一个slice用于ECC，所以最后最大支持4*8bit=32bit数据位宽。另外IP支持reduced模式，在配置好
reduced后（1有效），将在内部PHY的slice模块中产生write disable信号，这个disable信号字节为单位屏蔽写数据，
所有在reduced模式下又支持16bit的数据接口，16bit的ECC产生还是基于32bit？？？

richardhuang1123
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ECC校验——汉明码（Hamming Code）
agility9527的博客
01-19 2万+
前言  本文主旨意在讲清如何根据原理构造常用的汉明码，鉴于本人在网络查阅资料过程翻阅大量低效/无效文章，特记录如下内容。前篇主要表明如果最简单直接构造汉明码，后续在了解汉明码具体校验原理的情况下，将会补录其内容。 1. 概念性解释  Error Correcting Code (ECC)校验码。  汉明码（Hamming Code）通用常用于各类Memory中纠正/检测single bit，检测double bits错误。根据结果类型可分为： .
飞腾X100 LPDDR颗粒线序配置辅助工具
乌拉大喵喵
08-27 269
好，现在我们来看下这个填入数据的规律，我们抛去0x这个不管，其实我们填入0x16057423中的有效数据就是16057423（注意，这个数没有0x了，我们需要认为他是十进制数，可以念一下，是1千6百零五万，7千4百二十三）。我们需要输入每个slice中DQ的线序，也需要输入slice之间的交换关系，这个工作量也不小，同时容易出现错误，所以开发了一款辅助小工具，帮助大家快速配置此信息。所以我们在固件里针对slice0的配置，需要去按照X100 DQ7～DQ0的顺序，填入对应的LPDDR4的DQ编号。
DDR2.zip_ddr2_ddr2 verilog
09-21
DDR2仿真说明有图文，容易接受！！！！
DDR2之MIG应用
12-12
Xilinx spartan 6 FPGA的DDR2 IP核使用手册
TDA4的DDR ECC功能验证总结
最新发布
rtrtf的博客
05-15 1101
NameStart AddrEnd AddrSizeDDR_MCU1_00xA01004000xA0FFFFFF15 MBDDR_MCU2_00xA11004000xA2FFFFFF31 MBDDR_MCU2_1_IPC0xA30000000xA30FFFFF1024 KBDDR_MCU2_1_RESOURCE_TABLE0xA31000000xA31003FF1024 BDDR_MCU2_10xA31004000xA4FFFFFF31 MBDDR_MCU3_0_IPC0xA50000000xA50FFFF
DRAM知识整理系列（一）：SDRAM的简介与SDRAM的管脚与尺寸介绍
不吃鱼的猫的博客
05-10 8993
注：本文章主要内容为DDR4相关的内容整理 一、SDRAM的发展 SDRAM 全称：同步动态随机访问存储器（Synchronous Dynamic Random Access Memory）
H.264中块，宏块，片，图像的关系
juan380649731的专栏
09-08 4030
参考：http://blog.csdn.net/ivy_reny/article/details/47144121 http://blog.csdn.net/wanggp_2007/article/details/4842839 块==》宏块(MB)==》片(Slice)==》片组==》图像(picture) 1.宏块（Macro Block）：是H.264编码的
ECC原理和RocketChip Cache ECC实现
heyuming20062007的博客
01-10 5924
ECC(Error Correcting Code)全称为错误纠正码，用于对存储器的数据进行完整性检查和纠正，主要用在SRAM、DDR、NAND等存储器设备上。ECC可以对数据进行单比特的纠错和多比特的检错，其原理基于汉明码编码而来。RISC-V RocketChip生成器带有Cache ECC选项，默认情况下是关闭状态，有三种类型的ECC校验可以选择，分别是：parity、sec、secded，其各个类型的含义
ddr2 读写模块verilog
03-31
DDR2内存的数据速率是其主要优点之一，它能够在时钟的上升沿和下降沿同时传输数据，从而提高数据传输效率。 在描述中提到的“基于Qys”可能是指采用了一种特定的DDR2内存控制器设计框架或库，Qys可能是该设计的一个...
ddr2.rar_ddr2
09-23
DDR2，全称为Double Data Rate Second Generation SDRAM（双倍数据速率第二代同步动态随机存取内存），是DDR内存的一种发展和升级版本。DDR2内存技术在2000年代中期开始广泛应用于个人电脑和服务器系统，以提高系统...
DDR2 读写时序
05-08
这个过程确保了下一次读写操作时行地址是独立的，不会受到前一次操作的影响。 2. **行地址选择**（Row Address Strobe, RAS）：紧接着预充电，DDR2内存会接收行地址，选择要访问的内存行。行地址的传输通常在CAS...
一种高性能的DDR2 PHY层控制器的应用研究
10-20
总的来说，设计一个高性能的DDR2 PHY层控制器需要深入理解DDR2内存协议，掌握FPGA的时钟管理、信号同步和数据处理技术。通过定制这样的控制器，可以优化系统性能，降低成本，同时增加设计的灵活性和可扩展性，以适应...
ECC校验有什么作用
BlackwhiteXYC的博客
05-24 1万+
内存的单bit错误和多bit错误，ECC真的都能纠正吗？
DDR2的ECC处理办法之二
richardhuang1123的专栏
03-17 1152
这里16bit模式，在端口只有32bit,所以高位填0，只有低16bit数据有效。在内部形成校验数据时以这种 填充后的32bit数据来形成校验位。   写命令下：   在写模块之前，内部数据通道是64bit,在写模块下，基于（32，7）编码形成两个7bit  共14bit的校验位，在写模块内部，把64bit数据拆成四个16bit，再高位填16bit填0成4个32bit,  基于这四个32
H.264(九)Slice数据和宏块结构
QtHalcon
04-27 2054
1 Slice的组成 每一个Slice总体来看都由两部分组成，一部分作为Slice header，用于保存Slice的总体信息（如当前Slice的类型等），另一部分为Slice body，通常是一组连续的宏块结构（或者宏块跳过信息），如下图所示： 2 Slice Data结构的定义 在已经实现了一个slice的header部分之后，下面的工作将是研究如何解析一个slice的主体，即...
图像分割的地址计算方式
FPGAer_QQ742875810的博客
01-21 458
1. 9344 x 7000图像地址排列 图像大小为9344*7000，图像写入ddr3时候为顺序存入，读出时进行1/4分割读写。 2. ddr3每次初始地址逻辑推理过程 因为ddr3 ip是8突发，所以每次读出后地址加8，故 第一次写入是0 第二次写入是8 第三次写入是16 …… 根据以上推理，结合上述表格 左上图像，第一行结束的突发读起始地址为1167-7=1160， 右上图像，第一行结束的突发读起始地址为2335-7=2328. 3. 右上图像地址递增逻辑推理过程 ///==============
FPGA基础知识3（xilinx CLB资源详解--slice、分布式RAM和Block ram）
热门推荐
时间的诗
05-09 3万+
来源：http://www.eefocus.com/b3574027/blog/15-05/312609_2e5ad.html 以下分析基于xilinx 7系列 CLB是xilinx基本逻辑单元，每个CLB包含两个slices，每个slices由4个（A,B,C,D）6输入LUT和8个寄存器组成。  同一CLB中的两片slices没有直接的线路连接，分属于两个不同的列
DDR存储原理，AC/DC判别标准深度解析（官方手册整理）
wzbstrive的博客
11-07 3127
DDR存储原理 1. 1个三极管和1个电容。word line控制开关，bit line读写电容通道。64ms刷新，超温32ms 2. 写入过程：BL基准电压VDD/2，写1充电VDD，然后WL拉高打开三极管，对电容充电，然后WL拉低关闭三极管。写0放电到0，过程类似。 3. 读出过程：打开三极管，电容改变BL的电压，由于BL寄生电容远大于存储电容，因此BL电压变化很小，使用Sense amplifier放大。同时，刷新存储电容。 DDR实现 1. 沟道结构。硅片上打沟道，然后电镀生成电容。难度大，可
DDR3中bank, 16bit和32bit等概念
江风的专栏
12-03 3万+
DDR3中bank, 16bit和32bit等概念 最近在看内存相关的东东。 以前认为内存就是块资源，需要的时候，malloc出来一部分使用即可。对内部的东东没有深入了解过。 刚开始看起来，感觉有点丈二和尚。 通过各种查询，并请教牛人，对基本概念有了个初步了解，先总结一把。 先说说bank。 看到bank首先想到了银行，然后是利率，然后是房贷... 扯远了，这儿的bank是存储库的意
1Gb DDR2 SDRAM技术规格详解
DDR2 SDRAM 是一种第二代双倍数据速率同步动态随机访问内存，其设计目标是提供比第一代 DDR 更高的数据传输速率和更低的功耗。DDR2 SDRAM 在内部采用八进制存储体结构，每个1Gb 芯片可以组织为32Mbit x 4 I/O x 8 ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值