基于ZYNQ的PL与PS交互教程（包含详细设计步骤）

已于 2024-09-14 10:00:02 修改
阅读量662 收藏 4
点赞数 1
分类专栏： FPGA学习系列 文章标签： fpga开发
于 2023-09-17 20:44:19 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/scztao/article/details/132952349
版权
该教程详细介绍了如何在ZYNQ平台上进行PL与PS的交互，包括由PS控制PL的LED灯和数据回环。通过创建Block Design，配置IP，编写自定义AXI_IP，并在SDK中实现C代码，最终实现功能并进行下载调试。
摘要由CSDN通过智能技术生成

基于ZYNQ的PL与PS交互教程，图文较多，基本步骤详细，可按步骤实现功能。

文章目录

一、实现功能

1、由PS端控制PL端四个LED灯的点亮；
2、由PL端每隔1S发送一个累加数到PS端，再由PS内部回环输出到PL端，最后由串口打印出来数据；

二、实现步骤

1、建立新工程……
2、在Flow Navigator的IP INTEGRATOR中点击Create Block Design，建立一个新的Block Design工程；
3、点击空白页的“+”，或者在空白页右击选中“ADD IP…”，在弹出的界面中找到ZYNQ7 Processing System（PS内部如何设置根据具体的硬件连接设置）；
在这里插入图片描述在这里插入图片描述
4、放置好IP后，点击顶上的 Run Block Automation，会自动生成DDR、FIXE

了解本专栏 订阅专栏 解锁全文 超级会员免费看
宝沐熙
关注
专栏目录
订阅专栏
ZYNQ 使用AXI_BRAM实现PS与PL 数据交互数据交互
wangjie36的博客
09-14 1万+
有时CPU需要与PL进行小批量的数据交换，可以通过Block RAM实现。通过Zynq 的GP Master 接口读写PL端的 BRAM，实现PS与PL的交互。加入自定义的 FPGA 程序，并利用 AXI4 总线进行配置，通知何时读写 BRAM。CPU通过 AXI BRAM Controller 读取 BRAM 数据，CPU 仅配置自定义的 PL BRAM Controller 的寄存器，不通过它读写数将BRAM与socket进行联合使用，将电脑的数据发到PS端，PS端放在PL端，PL端再发给PS端，P据。
ZYNQ7000 PL与PS交互总结
qq_24287711的博客
04-11 474
DMA 是一种快速的数据传送方式，通常用来传送数据量较多的数据块，它允许某些计算机内部的硬件子系统可以独立地直接读写系统内存，而不需中央处理器（CPU）介入处理。PL 的 DMA 和 AXI_HP 接口的传输适用于大块数据的高性能传输，带宽高。该种传输方式的拓扑图如下（灰色填充的框图或红色边框圈出的框图）。AXI_DMA和AXI-Stream Data FIFO之间的连接如下图所示。详见专栏内文章。
ZYNQ中PS、PL的含义
Fan_zhaoyang的博客
01-17 2万+
ZYNQ的术语简介，带你快速了解PS、PL、MIO、EMIO、APU、TTC、WDT、SWDT、SCU。
zynq7020 ps网口ping不通的问题
最新发布
weixin_46672177的博客
06-18 541
1、在zynq中勾选Ethernet0，选择MDIO，接mio52-53，在原理图中找到mio52-53位置，连接到phy芯片上。（下载程序等一定要将内存类型等选对），根据所使用的DDR去选，否则下载烧写会报错。二、Eth0电压、速率、使能设置，电压与原理图中zynq对应bank的电压对应。三、Eth0时钟选择，速率设置（这里用pl端时钟）问题排除：建立网口功能最小系统时。一、eth0网口选择。
ZYNQ第六章-PS与PL数据交互第一篇
m0_56222647的博客
03-27 3829
写代码的时候需要注意一点，在平时我们使用BRAM时候，如果位宽为32，那么地址加一时候的单位是以4字节为单位，但是在BD里面通过AXI BRAM CTRL去控制BRAM的时候，地址加一对应的是一个byte数据，我们位宽为32，那么写一个数据，地址就应该加32/8，也就是4。读完数据延时5ms后PS端在BRAM地址40-79当中写入40byte数据，一次写入32bit，所以地址一次加4.PL端在BRAM地址0-39写入十个从0开始的递增数据，然后让PS端去读。
【ZYNQ】PS和PL数据交互丨AXI总线（主机模块RTL代码实现）
电子德彪西的博客
04-18 3256
AXI总线是ARM公司提出的片内高速总线协议，具有读写通道分离、高带宽、高可靠性、底延迟等特点。本文尝试分析AXI总线的应用场景和时序特点，并以一种情况为例用RTL代码实现了AXI4总线接口协议 。
ZYNQ--PL与PS端的数据交互(PS端编程实现)
weixin_44253012的博客
02-27 4975
这篇文章的侧重点是讲思路的，讲为什么需要某一个步骤或者某一个东西，以及它和其他步骤的联系是什么
ZYNQ--PS和PL端进行数据交互
weixin_45045906的博客
11-28 1009
ps和pl数据交互
zynq pl通过axi总线读写ps端ddr，完整程序压缩包
12-28
在Zynq架构中，PS通常包含一个ARM Cortex-A9或Cortex-A53多核处理器，而PL则提供了用户自定义逻辑设计的空间。本话题主要探讨如何通过PL中的硬件逻辑，利用AXI（Advanced eXtensible Interface）总线来读写PS端的DDR...
关于zynq的PL-PS数据交换1
08-08
在Zynq SoC（System on Chip）平台上，PL（Programmable Logic）与PS（Processing System）之间的数据交换是其关键特性之一。Zynq结合了ARM处理器系统（PS）和可编程逻辑（PL）的优势，使得硬件加速和软件控制能够...
ZYNQ7000使用PL+PS实现网络功能的例程xapp1082
11-06
ZYNQ7000使用PL+PS实现网络功能的例程， 对于使用PL实现网络功能，有非常大的参考作用
Zynq的PL+PS Linux例程
08-27
创龙Zynq的PL+PS Linux例程文档，适合入门上手学习。很实用的教程。
ZYNQ PS响应PL中断例程
10-10
本示例主要探讨的是ZYNQ PS（处理器系统）如何与PL（可编程逻辑）之间进行中断通信，以实现高效的数据交互和系统控制。 在ZYNQ架构中，PS通常包含了双核或者四核的ARM Cortex-A9或Cortex-A53处理器，用于运行操作...
ZYNQ DMA实现PS与PL间数据传输通信
wangjie36的博客
06-23 1万+
一，PS到PL的数据传输流程: 1，传输过程 （1）、向PL端查询剩余数据存储长度（以byte为单位）； （2）、通过写寄存器设置PL端DMA数据传输开始地址； （3）、通过写寄存器设置PL端DMA数据传输长度（以byte为单位）； （4）、通过写寄存器启动PL端DMA传输； （5）、通过读寄存器查询PL端DMA是否完成数据传输； 在SDK PS端代码： PS（ARM）端驱动代码如下： #define WRITE_SPACE_REG 0x84000004 #define ps2pl_
PYNQ（zynq） PS端+PL端gpio使用 实现软件驱动按键点led灯
qq_35608277的博客
03-13 6259
PS端和PL端是通过AXI总线 AXI AXI4：（For high-performance memory-mapped requirements）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输。 AXI4-Lite：（For simple, low-throughput memory-mapped communication）是一个轻量级的地址映射单次传输...
ZYNQ-基于BRAM的PS和PL数据交互
Vuko_Coding Zone
07-31 7480
学习内容 本文介绍关于AXI BRAM控制器的相关内容，针对数据量较少、地址不连续、长度不规则的情况，通过 BRAM 来进行数据的交互。 开发环境 vivado 18.3&SDK，PYNQ-Z2开发板。 AXI BRAM控制器 简介 BRAM控制器可以用于与 AXI 互连和系统主设备的集成，以与本地块 RAM 进行通信。 内核支持到块 RAM 的单次和突发传输，并针对性能进行了优化。 ...
ZYNQ 、AXI协议、PS与PL内部通信
liuzq的专栏
01-15 8244
ZYNQ 、AXI协议、PS与PL内部通信  三种AXI总线分别为： AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输； AXI4-Lite：（For simple, low-throughput memory-mapped comm
ZYNQ学习之pl和ps接口
热门推荐
灰太狼的小秘密
01-28 3万+
1、PL和PS的接口类型总共有两种： （1）功能接口：AXI、EMIO、中断、DMA流控制、时钟调试接口。 （2）配置接口：PCAP、SEU、配置状态信号和Program/Done/Init信号。这些信号连接到PL内配置模块的固定逻辑上，给PS提供对PL的控制能力。 2、AXI总线：AXI （Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议。用于...
ZYNQ PL PS 交互
01-02
ZYNQ是一种SoC（System on Chip），它将处理器系统（PS）和可编程逻辑（PL）集成在一起。PL和PS之间的交互可以通过AXI（Advanced eXtensible Interface）总线进行。AXI是一种高性能、低功耗的总线协议，用于连接处理器和外设。 在ZYNQ中，PL可以实现AXI4接口，通过S AXI HP（High Performance）接口读取PS侧DDR3数据。这意味着PL可以通过AXI总线与PS进行数据交互。例如，PL可以向指定地址写入数据，然后PS可以从该地址读取数据。 下面是一个简单的示例，演示了ZYNQ PL和PS之间的交互： 1. 在PL中实现AXI4接口，通过S AXI HP接口读取PS侧DDR3数据。 ```c // PL代码 #include <stdio.h> // 定义AXI寄存器地址 #define DATA_ADDR 0x10000000 int main() { // 向指定地址写入数据 int data = 123; *(int*)(DATA_ADDR) = data; // 等待PS读取数据 while (*(int*)(DATA_ADDR) != 0); // 打印读取到的数据 printf("PS读取到的数据：%d\n", *(int*)(DATA_ADDR)); return 0; } ``` 2. 在PS中读取PL写入的数据。 ```c // PS代码 #include <stdio.h> // 定义AXI寄存器地址 #define DATA_ADDR 0x10000000 int main() { // 从指定地址读取数据 int data = *(int*)(DATA_ADDR); // 打印读取到的数据 printf("从PL读取到的数据：%d\n", data); // 将读取到的数据写回PL *(int*)(DATA_ADDR) = data; return 0; } ``` 这个示例演示了PL和PS之间的简单数据交互过程。PL向指定地址写入数据，PS从该地址读取数据，并将读取到的数据写回给PL。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

宝沐熙

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值