ModelSim仿真注意

1、vlog是编译的工具，有选项：

（1）+define+Macro1 +define+Macro2+define+Macro3

与使用源文件中的`ifdef`else `endif语句联合起来使用，使在仿真的时候可以执行一些代码。

2、vsim是仿真用的工具，有选项：

（1）加库

-L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -L chipscope_icon_v1_04_a -L chipscope_ila_v1_03_a -L chipscope_vio_v1_03_a

（2）parameter赋值或覆盖

-g<Name>=<Value>

-G<Name>=<Value>