I2C中的一些概念理解

阿水s

于 2025-03-13 15:23:20 发布

阅读量796

点赞数 16

文章标签：单片机 stm32 嵌入式硬件

本文链接：https://blog.csdn.net/shuigege1111/article/details/146231699

版权

1. 什么叫自己的地址和广播呼叫地址？

在这里插入图片描述
关于I2C地址机制，图中内容可理解为：

自己的地址（专属身份标识）

每个I2C从设备拥有唯一地址（7位/10位），如同身份证号
主设备通过发送该地址"点名"指定从机
实现精准点对点通信，避免总线冲突
典型应用：主控芯片访问特定传感器（如地址0x68的MPU6050）

广播呼叫地址（群发通道）

特殊地址0x00(7位模式)作为公共广播频道
主设备发送该地址时，所有启用广播识别的从机都会响应
支持软件开关（通过配置寄存器实现）
典型应用：批量设备复位/同步校准/全局参数配置

区别对比：

特性	专属地址	广播地址
地址范围	0x01-0x7F(7位)	0x00(7位模式)
响应范围	单设备	多设备
配置权限	硬件固定	软件可关闭
典型场景	精准读写	批量操作

2. 如何理解数据传输协议？

在这里插入图片描述

1. 传输单位与格式

8位/字节传输：所有数据（含地址）均以**字节（8bit）**为单位打包传输，例如：
```
7位地址模式：0x68 → 二进制 1101000 → 填充为8位字节 1101000 + R/W位（如0）
```
高位优先（MSB First）：每个字节从最高位（第7位）开始传输，例如二进制10101010的传输顺序为：
```
1 → 0 → 1 → 0 → 1 → 0 → 1 → 0
```

2. 地址传输机制

地址结构：

地址模式字节数数据帧示例（二进制）说明
7位地址 1字节 1101000 0 低7位为地址，末位为读写位
10位地址 2字节 11110xx1 → xxxxxxxx 0 首字节高5位固定为11110
主设备专用：仅在主模式下发送地址（即由主控芯片发起通信时），发送流程：
1. 主设备发出起始条件（START）
2. 连续发送1或2个地址字节
3. 从设备匹配地址后回复ACK信号

地址模式	字节数	数据帧示例（二进制）	说明
7位地址	1字节	`1101000 0`	低7位为地址，末位为读写位
10位地址	2字节	`11110xx1` → `xxxxxxxx 0`	首字节高5位固定为`11110`

3. 实际应用对照

7位地址设备（如OLED屏幕SSD1306）：
主设备发送单字节地址0x3C（二进制00111100），末位0表示写操作。
10位地址设备（如某些EEPROM芯片）：
主设备先发首字节11110xx1（xx为地址高2位），再发次字节xxxxxxxx 0（低8位地址 + 读写位）。

▶ 关键差异对比

参数	7位地址模式	10位地址模式
地址容量	128个设备	1024个设备
传输效率	单字节寻址，速度快	双字节寻址，略慢
典型场景	传感器、简单外设	大容量存储设备

通过这种分层传输机制，I2C协议在设备寻址效率和总线资源占用之间实现了平衡。

3. 头段序列和地址以及它们之间的匹配如何理解？

在这里插入图片描述
结合图像内容，I2C协议中头段序列与地址匹配机制的对应关系可拆解如下：

一、核心概念分层解析

1. 头段序列（Header Sequence）

作用：10位地址模式下的通信起始标识符
格式：11110xx0（二进制，固定前导码）
- xx：10位地址的高2位（如地址0x1A3对应xx=01）
- 末位0：表示主设备正在写入（W/R位）
触发条件：仅在10位地址模式下生效，用于通知从机进入扩展地址接收状态

2. 地址匹配规则

地址结构：

10位地址 = 头段中的xx（高2位） + 后续8位地址（低8位）

匹配流程：
1. 头段验证：从机检测头段是否满足11110xx0格式
2. ACK应答：若头段合法，发送ACK脉冲（SDA线拉低）
3. 完整地址比对：接收后续8位地址，与OAR1/OAR2寄存器中的地址对比
  - 若匹配：置位ADDR标志，触发中断（若使能）
  - 若不匹配：静默等待下一帧起始信号

二、关键匹配场景对比

场景	处理逻辑	硬件动作
头段不匹配	忽略后续数据，等待新起始条件	SCL持续工作，SDA保持高阻抗
头段匹配但地址不匹配	丢弃当前数据包	不发送ACK，ADDR标志不置位
完全匹配	触发地址确认流程	发送ACK，置位ADDR标志，触发中断

三、模式切换与双地址机制

1. 主从模式切换

触发条件：当从机检测到11110xx1头段（末位1表示主设备读取）
动作：
- 从机由接收模式切换至发送模式
- 响应主设备的数据请求（如发送传感器数据）

2. 双地址模式（ENDUAL=1）

配置方法：通过寄存器设置OAR1和OAR2两个地址
匹配流程：
1. 接收头段和地址后，硬件自动比较两个地址
2. 若任一地址匹配，置位DUALF标志标识响应的是OAR1/OAR2
应用场景：一主多从架构中，单个从机支持多个逻辑地址（如多功能传感器）

四、实际应用示例（10位地址模式）

以地址0x1A3（二进制01 10100011）为例：

主设备发送头段：11110 01 0 → 标识高2位为01
从机响应ACK：确认头段有效
主设备发送低8位地址：10100011 0（末位0为写操作）
从机验证完整地址：若OAR1/OAR2为0x1A3，则触发ADDR中断

▶ 总结：匹配机制的意义

通过头段过滤和二次地址校验，I2C协议在10位模式下实现了：

抗干扰：避免误响应非目标设备
灵活性：支持双地址配置和主从角色动态切换
可靠性：ADDR标志和中断机制确保MCU及时响应通信事件
这一机制在复杂总线拓扑（如工业传感器网络）中尤为重要。

4. ADDR位是什么，ITEVFEN是什么，ENDUAL是什么 DUALF是什么？

在这里插入图片描述
以下是针对I²C从模式中关键参数的解析，按技术规范与实际应用结合的方式说明：

1. ADDR位（地址匹配标志位）

本质：硬件自动置位的状态标志（只读）
触发条件：
- 总线地址与OAR1/OAR2（双地址模式时）匹配且 ACK=1（应答使能）
- 广播呼叫地址匹配（需ENGSC=1使能）
行为：
- 标志置1时表示地址匹配成功
- 若ITEVFEN=1，同时触发中断（通知CPU处理数据收发）
复位条件：读取SR1寄存器后自动清零

典型应用：

// 轮询检测地址匹配
if (I2C1->SR1 & I2C_SR1_ADDR) {
    // 执行数据读写操作
}

2. ITEVFEN（事件中断使能位）

寄存器位置：CR2控制寄存器
作用：全局开关I²C事件中断
配置逻辑：
值行为
0 禁止所有事件中断（ADDR/RXNE/TXE等）
1 允许事件中断（需结合其他位精细控制）

值	行为
0	禁止所有事件中断（ADDR/RXNE/TXE等）
1	允许事件中断（需结合其他位精细控制）

配置示例：

I2C1->CR2 |= I2C_CR2_ITEVFEN;  // 开启事件中断

3. ENDUAL（双地址模式使能位）

寄存器位置：OAR2寄存器高位
功能模式：
值模式地址响应范围
0 单地址仅响应OAR1地址
1 双地址同时响应OAR1和OAR2地址

值	模式	地址响应范围
0	单地址	仅响应`OAR1`地址
1	双地址	同时响应`OAR1`和`OAR2`地址

启用条件：

OAR1和OAR2需提前写入有效地址
需配合DUALF标志判断实际响应地址

4. DUALF（双地址响应标志位）

寄存器位置：SR2状态寄存器
响应逻辑：
值含义
0 当前响应的是OAR1地址
1 当前响应的是OAR2地址

值	含义
0	当前响应的是`OAR1`地址
1	当前响应的是`OAR2`地址

操作流程：

检测到ADDR=1时，读取SR2获取DUALF值
根据标志位选择处理逻辑分支

if (I2C1->SR2 & I2C_SR2_DUALF) {
    // 处理OAR2地址对应任务
} else {
    // 处理OAR1地址对应任务
}

关键联动关系

参数	依赖条件	典型应用场景
`ADDR`	`ACK=1` + 地址匹配	检测通信启动
`ITEVFEN`	需全局中断使能	事件驱动型通信（非阻塞式）
`ENDUAL`	`OAR1/OAR2`已配置	多角色设备分时复用
`DUALF`	`ENDUAL=1` + 地址匹配	区分双地址业务逻辑