本文总结了System Verilog中的interface、modport、clocking块、时序竞争问题及虚拟接口的使用，旨在复习基础概念。interface简化了模块间连接，但可能导致代码冗长；modport用于信号分组和指定方向；clocking确保信号同步，消除竞争；virtual interface解决了类与DUT连接问题。同时探讨了如何避免设计和验证过程中的竞争与冒险现象。
本文章大多以提问的形式给出问题，并尝试解答，主要目的是为了帮助自己复习sv基础知识，不足之处还请指正，以便共同学习！
三、连接设计与设计平台
1、SV中为什么要引入interface，有什么优缺点？
优点：
1、interface可以简化连接，在没有interface时，在top module中需要例化各个模块并一个个声明信号的连接，引入interfac则不需要在一个个去连接，减少了连接出错的可能性。
2、当需要增加一个新的信号时，只需要在interface中声明一次即可，不需要在更高层模块声明。
缺点：
1、使用interface后需要同时使用接口名加上信号名，可能会使得模块更冗长。
2、两个不同接口之间的连接比较困难，比如interface A 包含了interface B所有的信号，还增加了其他信号，则需要拆分出独立信号并正确驱动。
2、modport的作用是什么？
在modport中可以将信号分组并指明信号的方向。
3、时钟块clocking的作用？
clocking的作用是为了实现接口输出和采样信号与时钟（clk）的同步，以保证平台在验证人员想要的时间点完成信号交互，消除了信号竞争问题。
一个完整的interface声明如下：
最低0.47元/天 解锁文章
扫一扫
110
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
