零基础DSP实战TMS320F28035：第十节，DSP之CLA内核应用实战

零基础DSP实战TMS320F28035：第十节，DSP之CLA内核应用实战

DSP之CLA示例代码

---

一、CLA概述

控制律加速器（CLA）是一个独立、完全可编程的 32 位浮点数学处理器，它将并行控制环执行功能引入到 C28x 系列器件。CLA 的低中断延迟使得它能即时读取 ADC 采样。这就极大降低了 ADC 采样到输出的延时，实现了更快的系统响应和更高频率的控制回路。通过利用 CLA 来服务对时间要求严格（time-critical）控制回路，主 CPU 就能自由地处理其它诸如通信、诊断之类的系统任务。

1.CLA特点

CLA 具有如下显著特点：
（1）独立的、可编程的 32 位浮点协处理器；
（2）运行频率与主 CPU C28x 一致，并具有独立的 8 级流水线；
（3）完整的总线结构：
------- 程序地址总线和程序数据总线；
------- 数据地址总线、数据读总线和数据写总线。
（4）12 位程序计数器（MPC）；
（5）4 个 32 位的结果寄存器（MR0 – MR3）；
（6）2 个 16 位的辅助寄存器（MAR0，MAR1ÿ