FPGA模块设计“瀑布模型”

开发设计过程中“瀑布模型”各步骤的主要任务

体系结构设计

• 明确所有输入文件的理解正确
• 定义全部芯片/系统外部接口，包括位宽、速度、格式和时序配合等
• 确定芯片/系统时钟、复位等全局信号性质
• 系统的功能与模块划分，明确对于各个模块的规模、处理时间等限制
• 定义模块间接口
• 定义关键模块的大体结构，包括消耗资源较大、关键控制的模块，以及跨时钟域处理模块

构件设计

对于系统结构设计划分的各个模块：

• 明确模块的接口时序等要素，与有关模块确认接口
• 定义模块结构
• 可能进行进一步的模块划分
• 时序、状态图设计

代码生成

对于构件设计得到各个模块：

• 电路原理图、状态图或时序图设计
• Verilog代码的书写
• 代码的基本调试

After

在开发过程中，模块一般是按照逻辑功能进行划分的。因此模块的命名也是按照功能进行的，如通信模块，显示模块。

这篇文章只是记录开发设计中的主要步骤，为的是有个开发设计的过程模版，可以按照步骤有条不紊的进行，如果遗漏什么，跟行程对照之后还能及时补回。

感谢《Verilog传奇——从电路出发的HDL代码设计》一书！

虽然我觉得这书写的有点扯。