本文介绍了ARM Cortex-A9处理器中的Performance Monitoring Unit（PMU），包括PMU的功能、寄存器结构和性能监控事件。PMU提供六个计数器来收集处理器和内存系统的统计信息，并通过CP15和APB接口编程。Cortex-A9特定事件涵盖多个硬件事件，如指令执行、cache访问和TLB操作，有助于系统分析和优化。
请阅读【ARM Coresight SoC-400/SoC-600 专栏导读】
文章目录
1.1 PMU 介绍
许多体系结构都包含 PMU（Performance Monitoring Unit）硬件，用于跟踪、计数系统内部的一些底层硬件事件，如与CPU有关的事件（执行指令数、捕获异常数、时钟周期数等）、与cache有关的事件（data/inst./L1/L2 cache访问次数，miss次数等）以及与TLB有关的事件等。这些事件反映了程序执行期的行为，可以帮助我们对程序进行分析和调优。
以 Cortex-A9 为例：
基于 PMUv2，Cortex-A9 PMU 提供六个计数器来收集有关处理器和内存系统运行的统计信息。每个计数器可以计算 Cortex-A9 处理器中可用的 58 个事件中的任何一个。
Cortex-A53 MPCore Processor的 PMU 的结构图：(Cortex-A9的手册上没有相关的图）
主要包含三部分</
订阅专栏 解锁全文
8161
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
