【ARM Cache 及 MMU 系列文章番外篇 8.3 -- ARMv9.2 Cortex-A720 Hunter 介绍】

已于 2024-06-11 21:32:28 修改
阅读量1k 收藏 1
点赞数
分类专栏： # 【ARM Cache与MMU/MPU 专栏】 文章标签： arm开发 A720 Cortex-A720
于 2023-10-18 11:15:35 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_32960911/article/details/133899900
版权
本文介绍了ARM Cortex-A720核心，它基于ArmV9.2-A架构，具备40位物理地址和48位虚拟地址宽度，支持SVE、RSA扩展和浮点运算。L1缓存分为独立的指令和数据部分，大小可选，L2缓存大小也可配置。此外，A720还包含了加解密扩展单元，支持多种哈希和有限域算法，以及强大的调试和性能监控功能。
摘要由CSDN通过智能技术生成


请阅读【ARM Cache 系列文章专栏导读】

文章目录

概述

Cortex-A720 是基于 DSU-120 实现的，下图显示了A720的实现配置图：
在这里插入图片描述

1.1 A720 Features

1.1.1 core features

  • 基于 ArmV9.2-A A64 指令集实现；
  • 包含MMU；
  • 40位的物理地址宽度，48位的虚拟地址宽度；
  • GIC（Generic Interrupt Controller）；
  • 通用时钟接口，支持64位的counter计数器；
  • 支持 RSA Extension（Reliability, Availability,
了解本专栏 订阅专栏 解锁全文 超级会员免费看
主公讲 ARM
关注
专栏目录
订阅专栏
Arm发布最新内核 : Corte-X4/A720/A520，支持Armv9.2
baron-周贺贺-代码改变世界ctw
05-29 1552
Arm 是一家设计几乎所有最终用于您的 Android 智能手机的 CPU 内核的公司，并且每年它都会宣布新的迭代，这些迭代随后将进入芯片组，例如当年的旗舰 Snapdragon 或下一个旗舰 MediaTek Dimensity。今年，它发布了旗舰级 Cortex-X4 内核、Cortex-A720 性能内核和 Cortex-A520 效率内核。这些核心构成了公司新的 Arm v9.2 兼容设计和公司的 2023 年整体计算解决方案或 TCS23 的基础。
【ARMv9 DSU-120 系列 -- AMU 详细介绍】
CodingCos的博客
10-26 1130
AMU 的用途是系统管理和监控，特别是功耗和性能管理。例如，可以使用 AMU 计数器作为 CPU 处理器活跃度信息来帮助 DVFS 的调节。AMU提供了少数的简单，固定的，free-running的计数器。AMUv1包括下列事件计数器：4个构架规定的64-bit事件计数器CPU cycle计数器，它以CPU的频率递增；常量计数器，它以system counter的固定频率递增；
2024年Arm最新处理器架构分析——X925和A725
最新发布
内核工匠
07-26 2972
关键词：X925、A725、3nm1、引言2024年5月，Arm一年一度的新处理器架构更新如期而至。今年是Arm超级大核心X计划的第五代产品，本来按照命名规则应该叫X5，但是这次Arm修改了命名规则，和A系列的命名规则做了一个对齐，新的名称叫做X925，A系列大核心新产品的名称叫做A725，小核心没有更新架构，还是A520。今年Arm新架构的指令集保持和上一年一样，还是Armv9.2架构。因为高通...
Armv9 Cortex-A720的L1 memory system 和 L1 Cache
2301_79143213的博客
04-06 719
ARMv8/ARMv9架构精选系列
Armv9 Cortex-A720的L2 memory system 和 L2 Cache
2301_79143213的博客
04-06 522
ARMv8/ARMv9架构精选系列
2023年Arm最新处理器架构分析——X4、A720和A520
youzhangjing_的博客
07-08 3449
无疑，2023年的处理器竞争会更加激烈，多大核心的引入也需要警惕功耗和发热增加的风险，作为芯片和智能设备终端的开发者，需要充分了解处理器架构，通过合理的软硬件调度设计，将芯片的能效优化到最佳，给用户提供最佳且可持续的性能表现。Cortex-X4的代号是Hunter-ELP，下图是X4的微架构图，第一感觉是变“大”了，X4的核心变得越来越大，如果大家看过前几篇文章，应该可以感觉到这个微架构设计越来越像另外一款行业领先处理器，殊途同归，最优秀的设计往往只有一个选择，下面我们会详分析今年的核心改变。
【ARM Cache 及 MMU 系列文章番外篇 8.2 -- ARMv9 Core 有哪些？】
CodingCos的博客
08-09 2657
是一个更大的微体系结构跳跃，因为它代表了Arm的 Cambridge CPU 设计团队的一项新的 CPU设计。A510 在改进 IPC的同时仍继续关注功率效率，并且也许最有趣的是，它保留了其有序的微体系结构特征。A510则采用了一个混合核心微架构）新设计，可将2个A510组合成一个群组，单一CPU可由多个群组构成，从而实现更加弹性化的结构设计。两个核心对它们共享L2缓存系统以及它们之间的FP / NEON / SVE pileline。
【ARM Cache 及 MMU 系列文章番外篇 8.1 -- 什么是 ARM big.LITTLE 技术？】
CodingCos的博客
08-09 994
big.LITTLE 技术的基本理念是根据瞬时性能需求将任务动态分配给合适的处理器，并关闭空闲处理器的电源开关，以达到最优的能耗比。下图是一个典型的 big.LITTLE 架构示例，其中big处理器是双核的 Cortex-A15 cluster，LITTLE 处理器是双核的 Cortex-A7 cluster，每个cluster 个各包含一个 L2 Cache，连接到 Cache Coherent Interconnect IP CCI-400，由 CCI-400进行Cache一致性管理；
【ARM Cache 及 MMU 系列文章番外篇 8 -- 什么是 ARM DynamIQ 技术？】
CodingCos的博客
08-09 1198
同时，DynamIQ big.LITTLE还可以对每一个处理器进行独立的频率控制以及开、关、休眠状态的控制，可以实现高效的、无缝的在不同任务间切换最合适的处理器。在同一个cluster内，big处理器和LITTLE处理器的数据传输不必依赖big.LITTLE架构中的Cache Coherent Interconnect（CCI）硬件，而是通过DSU中的L3 Cache实现，从而简化了big处理器和LITTLE处理器间任务切换的数据共享复杂度，改善了传输延迟性能，提高了能效。
【ARM Cache 及 MMU 系列文章番外篇 8.4 – MMU, MPU, SMMU, PMU 差异与关系】
CodingCos的博客
07-22 1092
MPU则是一种更简单的内存管理硬件，它不能转换虚拟地址，只能为内存区域设置权限，例如设定某段内存只读或可执行。通过MMU，操作系统可以创建一种虚拟内存环境，使得每个运行的程序都认为自己是在连续的内存空间中运行，同时还能防止一个程序访问另一个程序的内存空间。总的来说，MMU和MPU都在内存管理中有重要作用，但MMU提供了更复杂、更全面的功能，适合于复杂的操作系统，而MPU则提供了一种轻量级的内存保护机制，适合于资源有限的嵌入式系统。通过PMU，开发者可以详细了解软件运行的性能表现，优化代码，提高运行效率。
Arm微架构学习系列2——开启Armv9时代
内核工匠
02-03 4772
1、引言在上一篇文章“从A76到A78——在变化中学习Arm微架构”中，我们了解了Arm处理器微架构的基本组成，介绍了Armv8架构最后几代经典处理器架构。现在，Arm公司已经在2021年3月推出了其最新的Armv9架构系列处理器，距上一代Armv8系列架构发布相隔了整整10年时间。新一代的Armv9产品，不但会带来更强大的计算性能，在安全、AI等领域也带来了全新的设计。可以说，Armv9系列继承...
一起学点ARM的微架构二？
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
06-05 890
最近在微信公众号上看到了前辈们关于ARM架构的更新的文章，这里一起来跟踪学习一下ARM架构系统的文章。文章来源于网络，版权归原作者所有，如有侵权，请联系删除。前辈们更新了很多关于ARM的文章，大家有兴趣可以关注学习很多的东西。
Arm64 SVE和SME指令集介绍
想都是问题，做才有答案～～
07-09 1402
Arm64 SVE和SME指令集介绍
ARM裸机开发：Cortex-A7 MPCore架构基础
嵌入式学习记录站点
06-29 3170
Linux驱动开发：Cortex-A7 MPCore架构基础
ARM Cortex-M7 中 MPU 与 Cache
baidu_39475043的博客
04-04 2177
内存保护单元（Memory Protection Uint），顾名思义表示对内存（0x00000000-0xFFFFFFFF）进行保护的寄存器设置，参考资料表示在cortexM7以前的产品中（M3.M4）中关于此类设置基本不用，但是在cortexM7中如果要开启Cache就需要对内存进行设置，此时必须用到MPU的一些设置。其位于core与内存之间，按我的理解就是如果我按照全部内存不可访问这种模式设置了MPU，那么设置以后core所有的访问内存的操作都会被阻止（可能会触发硬件中断？
深度学习arm cache系列--一篇就够了
2301_79143213的博客
04-04 1516
ARMv8/ARMv9架构精选系列
Cortex-A系列处理器编程宝典：深入理解寄存器、CACHE与MMU
本资源是ARM官方发布的《ARM Cortex-A系列程序员指南》第四版，版权日期为2011年至2013年。Cortex-A系列处理器是ARM架构中的一种高性能、广泛应用的处理器核心，该指南深入讲解了这一系列处理器的细节，旨在帮助...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值