[UVM源代码研究] 当我们执行uvm_top.print_topology时uvm都做了些什么

当我们在build_phase后的任何一个uvm_comonent的任何一个phase执行uvm_top.print_topology()时，可以看到类似如下格式的log

打印的内容类似于我们uvm树形结构，但是又有些许的不同，有些tlm_port甚至int都被打印了出来，而我们定义的一些uvm_object却没有被打印，即使我们用了type_id::create(“”, this)，例如register_model/adapater等等，下面我们就结合源代码分析分析原因。
首先我们知道uvm_top是uvm_root的唯一实例，声明在uvm_root中

于是就可以在uvm_root中找到print_topology()是定义如下图

分析上面的源代码可知，print_topology本质上是把uvm_root树形结构下的所有的树叶（m_children）遍历执行printer里的print_object()函数，接下来我们来看看printer和print_object()都做了什么。

printer是个uvm_printer类型的对象，关于uvm_printer的定义如下：

这是一个virtual类，所以他的所有的内部的函数都是在它的子类中实现的

我们在调用print_topology()的时候没有传入任何参数，所以printer为null，那么printer就会被赋值为uvm_default_printer，我们再看看uvm_default_printer的定义

可以看到uvm_default_printer是一个全局变量，从uvm_default_table_printer而来，而uvm_default_table_printer又是全局定义的一个uvm_table_printer类型，再次查看uvm_table_printer的定义：

接下来看看关于print_object的定义：

这里涉及到的三个重要的操作，第一个是print_object_header：

这边我们可以认为是在获取object相关的数据信息。

第二个是递归的调用该object的childer下面的print_object。

第三个是打印该object相关的信息，用的是sprint()函数，本质上会调用该object里的do_print()函数，就可以运用call_back重写该do_print()来增加打印内容或者修改打印格式。

根据上面的分析，只有uvm_component才会被加到uvm树形结构中进而添加到parent的m_children中，所以print_topology的时候只会打印uvm_component相关的信息。要想将非uvm_component信息的内容也在print_topology时打印出来我们有两种方法：

1. 通过field_automation的方式，将要打印的内容添加到对应的uvm_component的`uvm_component_begin…end之间，例如下图所示：
   
   

可以看到我们rm和ada都被打印出来了

2. 重写do_print()函数，如下图所示
   

仍然可以打印出类似的效果。

这里有个疑问，为什么register model会打印出那么多的内容，原因很简单，就是uvm_reg_block和uvm_reg的do_print()函数都被重写了，如下图所示：

现在回到我们文章一开始打印的内容，为什么有些tlm_port和int都可以打印到树形结构上呢，根据前面的知识不难想象，一定是do_print()函数被重写了，例如uvm_sequencer_base中重写了do_print()函数如下：

总结：

通过上面对源代码的分析，我们知道为什么uvm_top.print_topology()会生成类似uvm树形结构一般的打印log，并且我们还学会了如何将一个非uvm_comonent类型的变量加入到print_topology()打印的内容中。