lesson6------uvm基础索引

小编写本文就是为了方便查询UVM的基本组件。

基本架构如下：

利用uvm_top.print_topology()查看架构

 

基本类框架如下：

常用组件如下：

verilog 想必做数字的工程师听起来不陌生吧。

用verilog设计电路，效率相对较高，但是verilog 语言入门比较难。verilog语言仍有很多弊端。

小编带领大家看一看verilog的变性人systemverilog。

简单的说一个应用背景吧：对于一个8位sram来说，测试要覆盖所有可能性，这个数据量是很大的，而且对于verilog来说并不容易实现。简而言之