0001__ddr

已于 2024-12-25 16:21:16 修改
阅读量145 收藏
点赞数 1
分类专栏： 0050__行业 文章标签： 笔记
于 2024-12-20 13:34:39 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/tang935892307/article/details/144609009
版权

百度安全验证

百度安全验证

国产ddr公司

‌国产DDR公司主要包括光威集团和长江存储，以及长鑫科技。‌

光威集团在2024年底推出了龙武-弈系列DDR5内存，这是国内首款搭载纯国产DDR5内存颗粒的产品。该内存条首发规格为6000MHz CL36 32GB，采用长江存储的纯国产DDR5内存颗粒，支持XMP/EXPO一键超频，适配多款处理器，适合专业设计师和游戏玩家使用‌1。

长江存储是另一家重要的国产存储公司，其全资子公司长鑫存储技术有限公司是国内唯一的国产一体化动态随机存取存储芯片（DRAM）制造商。长鑫存储在2018年成功研发了国内首个8Gb DDR4芯片，并在2019年三季度量产了DDR4/LPDDR4/LPDDR4X芯片。2023年底，长鑫存储宣布成功研发出首款国产LPDDR5 DRAM内存芯片‌2。

此外，国内还有其他存储芯片企业，如兆易创新、复旦微电、东芯股份和恒烁股份，这些公司在NOR Flash领域具有较强的产品力和研发实力，尽管在国际竞争中仍面临技术代差和竞争压力，但仍在不断加大研发投入和扩充产品品类‌3。

资讯：

国产DDR5良品率高达80％ 媲美三大原厂！17.5纳米工艺_手机新浪网

国产DDR5突破，看好DRAM产业链 | 投研报告|ddr|dram|产业链|内存|利基型|投研报告_手机网易网

Xilinx DDR3 MIG IP核设计（3）--MIG IP核例程与读写测试（Native接口）
孤独的单刀
12-06 2万+
这篇文章会帮助您：1、学习Xilinx MIG IP核关于DDR3的官方示例设计；2、学会如何通过MIG IP核对DDR3做一个简单的读写测试。
【DDR3 控制器设计】（5）DDR3 的仲裁读写操作设计
记录学习历程
11-01 4133
由于现在设计的框架是写命令和读命令分开执行的，当写命令和读命令同时执行时就会出错，并且现在的写和读命令总线是两根独立的总线，可以将其整合到一条总线上。因此可以添加一个仲裁模块，基本思路就是优先写操作，当写使能为高时，命令总线为写命令，否则为读命令，对于 DDR 读写模块的 app_addr 信号，可以在不使用时将其置为 0，这样将 DDR 读写模块的 app_addr 进行按位或，结果即为对MIG IP 核操作的 app_addr 信号。对于 app_en 也是用同样的方法。
【DDR】DDR4学习记录
wjh776a68的博客
03-13 1658
【DDR】DDR4学习记录
基于 DDR3 的串口传图缓存系统设计实现（fifo_mig_native_fifo ）
小王在努力...的博客
07-21 868
结合串口接收模块和 tft 显示屏控制模块，设计一个基于 DDR3 的串口传图帧缓存系统。
ALTERA DDR2 IP核调试记录
weixin_45912567的博客
07-06 1954
一、创建IP核 以管理员方式打开QUARTUS II 13.0,新建一个工程，打开MegaWizard plug-in manager 找到interface>>external memory>>ddr2，选择第二个IP核，IP核地址选择放在工程同一个文件夹下， 等待IP核设置GUI跳出来，win7系统下该图形界面显示不全，可以先将屏幕分辨率调制最低，再将分辨率恢复即可。 Device family 和speed grade根据自己的FPGA类型设置，pll参考时钟频率根据实际
Vivado - JTAG to AXI Master (DDR4初始化读写测试)
hi94的博客
10-06 1566
本文分享了使用 JTAG to AXI Master 调试 DDR4 IP 的过程。 要点： 使用JTAG to AXI Master 直连 DDR4 IP 添加 HLS IP 初始化 DDR4 IP 格式化显示传输事务 保存传输事务记录
zynq linux ddr读写,Zynq—Linux移植学习笔记（四）
weixin_29526539的博客
05-14 1108
这一篇讲一讲FSBL1、 FSBL简介在zynq上运行程序的时候，加载过程中肯定需要用到一个文件，那就是fsbl，fsbl的全称为first stage boot loader，从字面上就能够看出这是zynq启动第一阶段的加载程序，经过了fsbl这一阶段，后面系统才能够运行裸奔程序或者是引导操作系统的u-boot。启动过程如下图： 在上图中，Boot Rom是直接固化在zynq硬件中的，开发者无...
pcie读写ddr_5.3 存储器、I/O和配置读写请求TLP
weixin_35899665的博客
12-23 1297
本节讲述PCIe总线定义的各类TLP，并详细介绍这些TLP的格式。在这些TLP中，有些格式对于初学者来说较难理解。读者需要建立PCIe总线中与TLP相关的一些基本概念，特别是存储器读写相关的报文格式。在PCIe总线中，存储器读写，I/O读写和配置读写请求TLP由以下几类报文组成。(1)存储器读请求TLP和读完成TLP当PCIe主设备，RC或者EP，访问目标设备的存储器空间时，使用Non-Poste...
DDR2 SDRAM（五）初始化
qq_69954392的博客
11-01 1047
因为DDR2本质上只是更高级的一种SRAM，底层操作原理和SRAM是一样的，所以很多基础的东西就不再赘述了。
DDR4知识总结
ask_true的博客
06-14 3083
DDR4知识总结
搞DDR，你是可以看看我的这篇笔记（三）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
07-28 745
PHY被视为与外部DDR4或LPDDR4/4X SDRAM设备的低级物理接口，以及所有校准逻辑，用于确保物理接口本身的可靠运行。PHY生成与存储设备接口所需的信号时序和序列。时钟/地址/控制生成逻辑写入和读取数据路径上电后初始化SDRAM的逻辑此外，PHY还包含校准逻辑，用于对读写数据路径进行时序训练，以考虑系统的静态和动态延迟。
【Python 学习笔记】 pip指令使用
老衲的少女心i~
04-23 275
当前文章记录的是我在学习过程的一些笔记和思考，可能存在有误解的地方，仅供大家参考，欢迎大家有问题指出~提示：以下是本篇文章正文内容，下面案例可供参考pip是一个现代的，通用的Python包管理工具。提供了对Python 包的查找、下载、安装、卸载功能，便于我们对Python的资源包进行管理。
Python学习笔记（三）（程序流程控制）
wsys_yysn的博客
04-24 917
条件语句：通过实现分支逻辑。循环语句for遍历序列，while满足条件时循环。流程控制break终止循环，continue跳过当前迭代，pass占位。异常处理保证程序健壮性。掌握这些流程控制工具，可以编写更灵活、高效的 Python 程序！
BiliNote：开源的AI视频笔记生成工具，让知识提取与分享更高效——跨平台自动生成结构化笔记，实现从视频到Markdown的智能转化
最新发布
这里汇聚了前沿的技术分享与实用的开发技巧，带你探索从创意到企业的技术创业之路。
04-25 280
BiliNote通过开源技术与智能算法的结合，让视频内容的价值释放变得触手可及。无论是学生、研究者还是内容创作者，都能借助这一工具高效地将动态视频转化为结构化知识。随着开源生态的扩展，我们期待看到更多创新功能的涌现，真正实现“让知识流动更自由”。，将视频内容转化为结构清晰的Markdown笔记，支持截图插入、原片跳转链接，并兼容本地语音转写模型与多种大语言模型（LLM），为学习者与创作者提供了。随着知识视频化趋势的加速，B站、YouTube等平台成为学习与信息获取的重要渠道，但。
【pytorch学习】土堆pytorch笔记1
qq_61814350的博客
04-22 908
常用的图像预处理方法 ，一般用于转换图片格式有多个图片处理方法，如：PIL：用PIL的Image工具打开numpy：用OpenCV打开。
【Python笔记 03 】运算符
weixin_42728126的博客
04-22 256
取商的整数部分，向下取整（不管四舍五入规则，只要后有小数全部忽略）。使用算数运算符，若有浮点数，结果必定会用浮点数表示。幂（优先级最高）>乘、除、取余、取整数>加减。只取余数部分，5/2=2（商）余1。③ 可以用()调整计算的优先级。② 同级运算符从左往右计算；如果除数为0即报错提示。m**n=m的n次方。
gem5 笔记01 gem5 基本应用流程
eloudy的专栏
04-23 380
这里复制一份完整的代码，方便阅读requires(# booted.yield True},
黑马Java基础笔记-3
IKUNIKUNIKUNikun的博客
04-23 613
sout(arr)*打印出来是就是这个数组存在堆内存的地址值。776ec8df : 才是数组真正的地址值，（十六进制）D : 表示当前数组里面的元素都是double类型的。通过数组的索引可以获取到这个数组索引位置的具体值。平时我们习惯性的会把这个整体叫做数组的地址值。字符类型：默认初始化值’/u0000’空格。引用数据类型：默认初始化值null。布尔类型：默认初始化值false。扩展：解释一下地址值的格式含义。小数类型：默认初始化值0.0。普通的变量存储的真是的数据。整数类型：默认初始化值0。
OpenGL学习笔记（Blinn-Phong、伽马矫正、阴影）
lzh804121985的博客
04-23 987
Blinn-Phong和Phong的区别、伽马矫正的理解、阴影生成
SRAM和ddr的区别
03-08
### SRAM 和 DDR 内存差异比较 #### 存储技术原理 SRAM 使用静态存储单元来保存数据位，在断电情况下会丢失所储存的信息。每个SRAM存储单元由六个晶体管组成，不需要刷新电路便能保持数据稳定[^1]。 相比之下，DDR（Double Data Rate）属于DRAM的一种变体，采用动态存储单元结构。这种类型的内存依靠电容器充电状态表示二进制信息，并且由于电容存在漏电现象，必须定期刷新才能维持数据准确性[^3]。 #### 访问速度对比 关于访问时间方面，SRAM具有明显的优势。因为SRAM内部不涉及复杂的刷新机制以及更少的延迟路径，所以可以实现极高的读写速率，适用于像处理器缓存这样的高性能需求场合[^4]。 然而，DDR通过双倍数据率技术在一个时钟周期内完成两次数据传输操作，从而提高了带宽效率；尽管如此，单次事务处理的速度仍然不及SRAM快速。 #### 成本考量 从制造成本角度来看，SRAM因较高的晶体管数量和复杂工艺流程而导致单位容量的价格远高于DDR内存条。这也是为什么前者主要用于构建少量但至关重要的临时工作区——例如CPU L1/L2 Cache——而后者的普及则体现在个人电脑和其他消费电子产品的大规模随机存取应用场景之中。 #### 容量特性分析 鉴于SRAM较低的空间利用率及其高昂的成本因素，实际产品中很难见到大规模部署的情况。相反，DDR凭借其高密度封装技术和相对低廉的成本成为现代计算机系统主存的主要选择之一，支持更大的物理地址空间分配给应用程序运行所需的工作集。 ```python # Python代码片段用于展示两者性能差距模拟测试 import time def sram_access(): start_time = time.time() # 假设这里是执行一次非常迅速的SRAM访问过程... end_time = time.time() return (end_time - start_time) def ddr_access(): start_time = time.time() # 模拟DDR访问过程，考虑到额外开销如刷新等 time.sleep(0.0001) # 添加微小延时以体现差异 end_time = time.time() return (end_time - start_time) print(f"SRAM平均响应时间为:{sram_access()*1e6:.2f} 微秒") print(f"DDR平均响应时间为:{ddr_access()*1e6:.2f} 微秒") ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值