fpga中add ip核的输出截位问题

最新推荐文章于 2023-04-23 11:24:41 发布
最新推荐文章于 2023-04-23 11:24:41 发布
阅读量2.4k 收藏 6
点赞数 2
分类专栏： FPGA 文章标签： FPGA IP核 输出 位
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/txqwb/article/details/43956113
版权

      今天在调试FPGA程序时，莫名其妙被卡了很久，最后才发现居然是一个非常简单的问题，现简单的记录如下：

      我有3个18bit的数据做加法运算，但是输出需要是一个8bit的数据，于是我直接在ip核中选择输出位数为8bit，但是结果总是不正确，后面将输出改为18bit后，右移10位才正确，才看此ip核的数据手册，发现有下面一点：


在设置为8bit输出时，只取高8位，也是说当输出数据只有9位时，也是高8位，而我真正需要的是除以1024，即右移10位！

        谨记！似懂非懂最可怕，要有钻研精神！

txqwb
关注
  • 2
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 6
    评论
专栏目录
FPGA vivado 超详细使用教程
03-09
Vivado 提供了丰富的 IP 核，可以使用 IP Catalog 来配置和使用这些 IP 核。用户可以： 1. 选择 IP Catalog，列出自带的 IP 核。 2. 选择需要的 IP 核，例如 FIFO。 3. 配置 IP 核的参数，例如位宽等。 4. 生成输出...
Xilinx加法器IP核adder
正在格式化……
07-20 9734
1.IP核配置如下： 2.adder_top.v代码 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 10:20:30 07
【Verilog编程】定点数的数据饱和与截位
xulu1588的博客
03-12 1528
定点数的数据饱和与截位
阅读有感——Verilog对数据进行四舍五入(round)与饱和(saturation)截位
stephen_li_的博客
04-23 795
首先，我没有搞清楚定点数与浮点数的定义。定点数就是小数位固定不变的数叫做定点数，也就是小数点是定在某个位置不变的数。结论：FPGA中的信号可以是定点型也可以是浮点型，这只是一种数据表示形式，各有优缺点。FPGA中定义的信号类型，默认是定点型，如果转化至浮点数，需要使用floating-point IP核。
常用FPGA截位扩位方法及代码
qq_25749155的博客
08-19 1522
FPGA信号处理中 常见的截位扩位处理
FPGA设计中的编程技巧.pdf
11-17
总结，FPGA设计中的编程技巧包括但不限于减少关键路径上的逻辑单元、资源共享、选择适当的并行和串行处理、优化逻辑复用、时序优化、模块化设计以及充分利用IP核和验证工具。这些技巧的应用有助于提高FPGA设计的效率...
基于FPGA的8085A CPU结构分析
08-04
FPGA的特点是其高度可配置性，允许开发者根据需求构建定制的逻辑电路，如IP软核。 在Intel的8085A CPU中，主要包括以下几个关键组件： 1. **8位通用寄存器**：如H、L寄存器，它们可以单独或组合使用，形成16位的...
Sobel边缘检测的FPGA实现 (2).pdf
02-10
在 FPGA 的 Sobel 边缘检测实现中，需要使用到各种 Megafunctions，例如移位寄存器 altshifttaps、可编程乘加器 altmult add、可编程多路并行加法器 parallel_add 和参数化绝对值运算模块 lpm_abs。这些 ...
FPGA产生正弦波方法四分之一周期COE文件.doc
10-07
该文档主要介绍了通过查表法产生正弦波的方法，即利用MATLAB生成四分之一周期的正弦相位、幅值对应表，生成COE文件的IP核方法，FPGA编程产生数字正弦信号。 一、FPGA产生正弦波的基本原理 FPGA只能产生数字信号，...
FPGA AD采样值截位方式 是否带来直流的matlab 仿真及理解
12-27
关于在FPGA存储AD采样值 利用何种截位方式可以避免带来直流分量给出matlab仿真，并说明原因.zip
FPGA信号处理系列文章——定点数据截位处理
热门推荐
gzy0506的博客
12-22 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 FPGA信号处理系列文章——截位处理前言截位方法TruncationNon-symmetric Rounding to PositiveNon-symmetric Rounding to Negative二、使用步骤1.引入库2.读入数据总结 前言 在我们FPGA的设计中，截位和扩位都是很常见的操作。 有截高位、低位和扩高位、扩低位之分。 1、截高位表示截取掉信号过多的符号位，在我们确认该数据确实不需要这么宽的位宽时，直接可以把高位符号位
CIC滤波器和FPGA实现
i540113104的专栏
10-09 8278
CIC滤波器 CIC滤波器是用不同抽样频率进行数字信号处理的一种FIR滤波器。主要用于数字信号的抽取和内插。 CIC滤波器由一对或多对积分-梳状滤波器组成，在抽取CIC中，输入信号依次经过积分、降采样，以及与积分环节数目相同的梳状滤波器。在内插CIC中，输入信号依次经过梳状滤波器，升采样，以及与梳状数目相同的积分环节。 什么是多采样率数字滤波器？ 一般的滤波器都只有一种采样频率，有些情况下，系统内...
m基于FPGA的积分梳状CIC滤波器verilog设计
fpga/matlab/simulink算法仿真工程
12-07 1901
目录1.算法描述2.仿真效果预览3.verilog核心程序4.完整FPGA积分梳状滤波器，是指该滤波器的冲激响应具有如下形式：其物理框图如图所示：可见，CIC滤波器是由两部分组成：累积器H1和H2梳状滤波器的级联。 现若假设用N级CIC滤波器来代替，每一级的滤波器系数长度为R，每一级的差分延迟为M，抽取数为R，那么可以得到CIC抽取滤波器结构图： 可以看到，N级CIC滤波器在功能上相当于N级完全相同的FIR滤波器的级联。如果按传统的FIR滤波器方式实现，那么N级FIR滤波器的每一级
FPGA截位操作
xiaoxiaoxianjia的博客
04-08 4668
MATLAB模拟不同的截位操作 FPGA里的截位问题 其实直接截位之所以出现直流分量可以这样直观的来认识：从matlab程序中也可以看出，对于FPGA信号截位来说，实际上就是向下取整；对于有符号数来讲，正数向下取整在数轴上是向原点零靠近，然后负数向下取整则是远离原点零了，这是因为负数以补码形式表示，它的补码所对应的无符号数经截位后向原点零靠近了，换算成有符号的负数时，则是远离原点零了。因此截位实际造成的效果是信号整体向负无穷方向平移了，即对于一个白噪声序列来讲，原本均值为零，截位后均值变为了负数。 常见
Vivado封装、调用IP核及Diagram设计
later的博客
10-29 6884
1、首先制作IP核需要把对应封装的电路程序设为顶层文件。 2、设置IP核的库名和位置 3、自定义自己的IP核 现在已经能看到封装好的IP核了。 4、下一步调用这个封装的半加器IP核，构建全加器电路 搜索添加刚才的IP核 发现一个事情，add IP可以添加之前封装的IP核，但是直接add Module，然后选择之前写的Verilog文件同样能导入一个模块。所以如果在一个工程下做，是不是不打包IP核也挺方便的。 右击电路选择Create Port添加input和output连线就完成了设计。
Vivado中如何简单快捷地添加之前已经生成过的IP核？
CDCL19_220327的博客
07-20 3114
FPGA项目的开发，常常会遇到需要以前开发的模块和代码，此时，如何进行有效移植就非常重要了。比如，之前我们创建了一个IP核，现在新的的工程也需要它，最好的办法就是直接拷贝和粘贴。但是，IP核的移植并不是简单的“Ctrl-C”+“Ctrl-V”就完事了。下面结合本人的实践来给大家介绍一下相关步骤。...
FPGA—从加法运算理解流水线的作用
Rayone_的博客
10-13 1216
可以发现，在不追求性能的条件下，我们可以直接对8个数相加，如果要追求性能，我们可以考虑调用PARALLEL_ADD IP核，该IP核通过流水线的思想，添加寄存器，以面积换速度，提高算法性能。当然我们也可以自己设计流水线，但是调用IP的方法更加方便，在IP设置里面通过改变延迟时钟周期的个数来改变流水线的级数。
Xilinx 滤波器IP核输出有效位截取问题
ViV587的博客
09-06 5389
Xilinx是按照如下公式给出输出位宽的： outputwidth = coefwidth + inputwidth + ceil(log2(tap)) 其中，outputwidth即为输出位宽，coefwidth为抽头系数位宽，inputwidth为输入位宽，tap为滤波器阶数，ceil为向上取整。 有效位截取方法： 如果输入信号是周期的，可以通过仿真来看输入信号通过滤波器得到的最大值占...
fpga累加器ip核
最新发布
10-18
FPGA累加器IP核是一种可编程逻辑器件中的IP核，用于实现累加器功能。它可以在FPGA中实现高速、低功耗的累加器功能，常用于数字信号处理、图像处理、通信等领域。 在Vivado中，可以通过IP Catalog中的“Add IP”功能添加累加器IP核，并进行参数配置和连接。累加器IP核的输出可以直接连接到其他逻辑模块或输出到FPGA引脚。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值