FPGA入门

基于Quartus-II软件完成一个1位全加器的设计,分别采用:1)原理图输入 以及 2)Verilog编程 这两种设计方法

原理图输入

一位全加器可以由两个半加器及或门连接而成

半加器设计

1.新建工程并选择cyclone系列的EP4CE115F29C7芯片
2.新建好原理图后调入元件and2,not,xnor和输入输出input,output并设计好原理图在这里插入图片描述
3.存盘编译。没有报错就可以继续执行下去。
在这里插入图片描述
4.将项目设置成可调用的元件
选择菜单File中的Create/Update->Create Symbol Files for Current File项,即可将当前文件变成一个元件符号存盘,以待在高层次设计中调用
在这里插入图片描述
5.仿真
在这里插入图片描述

一位全加器设计

1.设计全加器顶层文件
新建原理图并连接好原理图在这里插入图片描述
2将项目设置成顶层文件然后再编译仿真
在这里插入图片描述
3.仿真
在这里插入图片描述

4.提前在电脑中装好相应驱动并按照以下过程将程序烧录至板子

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
由于这里没有板子显示No Hardware

在这里插入图片描述

在这里插入图片描述

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值