这两个比较经典的LVS问题怎么解？

最新推荐文章于 2024-05-13 22:26:55 发布
最新推荐文章于 2024-05-13 22:26:55 发布
阅读量1.1k 收藏 17
点赞数 8
文章标签： 芯片设计全流程培训 SoC 芯片 数字芯片 risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011075954/article/details/137202393
版权

今日景芯SoC VIP学员遇到的LVS问题，比较经典，大家先思考下。然后本文末尾分享下2.5GHz A72训练营的LVS解法：

问题1：

图片

问题2：

图片

图片

图片

修改后：

图片

图片

具体修改方案参见知识星球，接下来分享下2.5GHz A72项目的LVS解法：

“2.5GHz频率 hierarchy DVFS低功耗A72培训”

图片

一. 培训内容：

2.5GHz hierarchy DVFS低功耗 A72实战

  • 项目规模315万instance，2000万Gate count。

  • 工具有VCS/Fusion Compiler/VCLP

  • 工具有innovus/Starrc/PT/Voltus/formality/LEC/Calibre

  • 更详细的培训内容参见本文末尾

二. 培训形式：

  • 录播+文档+上机实践，一对一答疑！真实项目flow！

  • VPN远程连接景芯服务器，随时随地、随到随学！

  • 景芯合伙人教师皆为10年以上资深大佬!

  • 景芯合伙人不仅提供真实项目培训，也提供设计外包、design service！

  • 支持对公,可开培训、技术服务发票


三. 课程教学时间

  • 教学时间3个月，续期直接6折。

四. 适合的对象

  • 追求业界顶尖后端项目能力的后端工程师

  • 初级、中级后端工程师的进阶

  • 前端设计/验证人员（全栈芯片工程师之路）

  • 在校研究生、本科生同学，超越同龄人的法宝

  • Layout版图工程师

  • 转行的学员朋友


五. 报名方式
关注公众号全栈芯片工程师，后台私信小编。

六. 价格

  • 原价15000元，现价6999元！

  • 转发朋友圈、IC微信群立减100元！

  • 两人以上组团报名每人减500元！

  • 报名截止时间：2024年3月31日！

 01 

2.5GHz 12nm DVFS A72后端实战

本培训项目是真实项目，低功耗hierarchy UPF设计，价格是知名机构的1/3，全网最低价。DVFS hierarchy低功耗A72后端实战内容简介如下：

1） 根据低功耗需求，编写UPF验证UPF

掌握hierarchy UPF文件编写，掌握Flatten UPF文件编写。

本项目采用hierarchy UPF方式划分了7个power domain、voltage domain，指定power switch cell，其中包括SWITCH TRICKLE、SWITCH HAMMER。掌握低功耗cell的用法，选择合适的isolation cell、level shifter等低功耗cell。

图片

掌握Power gating，Clock gating设计技术。

掌握Multi-VT设计技术，本项目时钟树都是ULVT，动态功耗小，skew小。

掌握DVFS技术，ss0p9 2.5GHz、ss0p72 2.0GHz,，其中sram不支持ss0p63。要做ss0p63的话，给sram vddm单独一个0p7v的电源即可。

掌握multibit cell的用法，本项目CPU里面的mb高达95%，选择合适的multibit cell得到超高的CPU利用率。INNOVUS里面一般不做mb的merge和split。所以前后一样的，一般综合做multibit的merge split。

图片

2） 根据top floorplan def进行CPU子系统的partition以及pin assignment。

Top的Power stripe的规划及其push down。

SpecifyBlackBox，将CPU core镜像partition。

手动manual cut the BlackBox的方法，掌握复杂的floorplan设计方法经验。

VerifyPowerDomain，检查低功耗划分以及UPF的正确性。

Pin assignment，根据timing的需求进行合理的pin脚排布，并解决congestion问题。

掌握Timing budget。

掌握利用Mixplace实战CPU的自动floorplan，掌握AI的floorplan方法学。

图片

3） 掌握Fusion compiler DCG，利用fusion compiler来完成DCG综合，进一步优化timing与congestion。

4） 掌握hierarchy ICG的设计方法学，实战关键ICG的设置与否对timing的重大影响。

5） 掌握Stapling技术，实战power switch cell的布局和特殊走线的方法学，掌握CPU子系统的powerplan规划及实现，保证CPU子系统和顶层PG的alignment。

6） 掌握CPU子系统和TOP的时序接口优化。掌握TOP isolation cell的placement以及isolation cell input电学特性检查。

7） 掌握TOP和CPU子系统的clock tree Balance优化处理，common clock path处理。时钟树结构trace和时钟树评价。

8） DRC/LVS

CPU子系统的DRC/LVS检查

TOP系统的DRC/LVS检查

Hierarchy & Flatten LVS检查原理及实现方法

9） 静态时序分析&IR-Drop

DMSA flow

根据Foundry的SOD（signoff doc）的Timing signoff标准建立PT环境。

Star RC寄生抽取及相关项检查

Timing exception分析，包括set_false_path、set_multicyle_path解析。

PT timing signoff的Hierarchical和Flatten Timing检查

PT和PR timing的差异分析、Dummy insertion和with dummy的Timing分析

IR-Drop分析

Stampling打起来真是高级手工艺术，全网唯一：

图片

Flow：Partition Flow

图片

时钟结构分析：

图片

复位结构分析：

图片

12nm 2.5GHz的A72实战训练营需要特别设置Latency，TOP结构如下，参加过景芯SoC全流程训练营的同学都知道CRG部分我们会手动例化ICG来控制时钟，具体实现参见40nm景芯SoC全流程训练项目，本文介绍下12nm 2.5GHz的A72实战训练营的Latency背景，欢迎加入实战。

时钟传播延迟Latency，通常也被称为插入延迟（insertion delay）。它可以分为两个部分，时钟源插入延迟（source latency）和时钟网络延迟（Network latency)。

图片

大部分训练营同学表示平时都直接将Latency设置为0了，那latency值有什么用呢？其实这相当于一个target值，CTS的engine会根据你设置的latency值来插入buffer来实现你的latency target值。

下图分为1st Level ICG和2nd Level ICG，请问这些ICG为什么要分为两层？

请问，为什么不全部把Latency设置为0？2nd Level ICG的latency应该设置为多少呢？

图片

latency大小直接影响clock skew的计算。时钟树是以平衡为目的，假设对一个root和sink设置了400ps的latency值，那么对另外的sink而言，就算没有给定latency值，CTS为了得到较小的skew，也会将另外的sink做成400ps的latency。请问，为何要做短时钟树？因为过大的latency值会受到OCV和PVT等因素的影响较大，并有time derate的存在。

图片

分享个例子，比如，Cortex-A72低功耗设计，DBG domain的isolation为何用VDDS_maia_noncpu供电而不是TOP的VDD？

图片

答：因为dbg的上一级是noncpu，noncpu下面分成dbg和两个tbnk。

再分享个例子，比如，Cortex-A72低功耗设计，这个switch cell是双开关吗？答：不是，之所以分trickle和hammer，是为了解决hash current大电流，先开trickle，然后再开hammer。

图片

再分享个例子，比如，Cortex-A72进阶版本课程的低功耗例子：请问，如果iso cell输出都要放parent，输入放self，那么下面-applies_to_outputs对应的-location为何是self?

图片

答：这个需要了解CPU的内部设计架构，tbnk掉电 VDDS_maia_noncpu也必然掉电，pst如下，所以-applies_to_outputs对应的-location是可以的，那么注意下debug domain呢？

图片

实际上，没有tbnk到debug domain的信号，因此脚本如下：

图片

再分享个例子，比如，Cortex-A72进阶版本课程的低功耗例子：为何non_cpu的SRAM的VDD  VDDM都接的可关闭电源？SRAM的VDD  VDDM分别是常开、和retention电源吧？

图片

答：本来是VDDM作为retention电源设计的，VDD关掉后 VDDM可以供电作为retention使用，但是此处没有去做memory的双电源，sram当成单电源使用，不然sram无法彻底断电。

再分享个例子，比如，Cortex-A72基础版课程有学员的Cortex-A72 maia_cpu LVS通过, 但是MAIA顶层LVS比对不过，我们来定位一下。

以FE_OFN4326_cfgend_cpu1_o为例，点击下图FE_OFN4326_cfgend_cpu1_o：

图片

找到calibredrv错误坐标：（1949,139）

对应到innovus去看坐标：（1949,139）

看到maia_cpu的pin脚过于密集，造成顶层连接pin脚时候会无法绕线，从而导致innovus从maia_cpu上面走线，形成short。尽管maia_cpu带了blockage，但是invs没有足够的连接pin的routing resource，也就只能在maia_cpu上面去try了。

图片

修改办法很简单，具体操作option参见知识星球。

图片

保存db，重新LVS，比对通过。

图片

 02

28nm Cortex-A7后端实战

此外，我们提供全网最低价的28nm A7后端设计，价格惊喜！打垮动辄1.5w-2.5w的后端培训价格！

图片

我们再来对比下A72与A7的资源。A72 Gate数目是A7的13倍！如果都采用28nm制程，A72的面积应该是1180790um^2，实际A72采用12nm制程面积是486100um^2，1180790/486100=2.4，符合摩尔定律。

Cortex-A7单核：

Gates=240291 Cells=118421

Cortex-A72单核：

Gates=3125649 Cells=1207766

28nm Cortex-A7单核：

Area=90830.1 um^2

12nm Cortex-A72单核：

Area=486100.9 um^2

28nm A7后端设计课程采用的全国最低价格来推广，本文不做过多介绍，本文重点介绍下先进的12nm A72进阶版本课程。

03

12nm Cortex-A72—DFT实战

开发完成，全国最低价！

04

景芯SoC—全芯片UPF后端实战

景芯SoC培训的全芯片UPF低功耗设计(含DFT设计)

图片

景芯SoC训练营培训项目，低功耗设计前，功耗为27.9mW。

图片

低功耗设计后，功耗为0.285mW，功耗降低98.9%！

图片

图片

图片

7天冲刺PR训练营有同学问如何给IO添加PAD？请思考景芯SoC的IO和PAD如何实现最佳？

图片

7天冲刺PR训练营有同学问，同样的floorplan，有些同学很快跑完，有些同学则遇到大量DRC问题（EDA工具不停iteration）导致工具始终无法跑完，具体什么问题呢？

图片

首先，小编发现该同学的stripe把TM2定义为了horizontal，而熟悉景芯工艺的同学知道，TM2的preference direction是VERTICAL。

图片

查询景芯的lef库文件也可以确认：

图片

用错方向有多大影响呢？大家上景芯SoC的后端flow实践一下吧，实践出真知。

7天冲刺PR训练营有同学问，为啥PR花了一天一夜24个小时完成布线还大量DRC错误？小编已经将设计规模尽可能减小以加速PR设计，实际上2小时就可以跑完routing，为何这么慢？原因就是低功耗单元的走线。具体原因及解决办法欢迎加入景芯训练营讨论。

图片

其错误主要集中在M4上，请思考如何解决。

图片

7天冲刺PR训练营有同学问，power switch cell的secondPG pin(VDDG)从M1接出的，而不是M2, 请思考有什么问题？如何解决？

图片

7天冲刺PR训练营有同学问，景芯SoC培训营同学遇到Corner Pad LVS不过怎么处理？

图片

完成景芯SoC培训的前端设计仿真、DFT后，我们来到后端flow，本教程教你一键式跑完数字后端flow。

图片

生成脚本命令如下：

tclsh ./SCRIPTS/gen_flow.tcl -m flat all

图片

生成flow脚本之前需要配置setup.tcl等相关参数，具体参见【全网唯一】【全栈芯片工程师】提供自研的景芯SoC前端工程、DFT工程、后端工程，带你从算法、前端、DFT到后端全流程参与SoC项目设计。

景芯SoC训练营的同学问，为何innovus读取做好的floorplan def文件报Error? 首先看log:

图片

Reading floorplan file - ./data_in/DIGITAL_TOP.def (mem = 1595.0M).

#% Begin Load floorplan data ... (date=10/23 22:38:01, mem=1579.3M)

**ERROR: (IMPFP-710): File version unknown is too old.

以前EDI的时期，我们可以通过定义fp_file的方式来加载floorplan：

set vars(fp_file)        "./data_in/DIGITAL_TOP.def"

但是现在innovus升级并放弃了fp_file的加载方式，当然也可以用老版本的EDI9.1及以前版本来加入fp_file，然后转存为新版本，这方式明显没有必要。正如下log提示所说，检查log是非常好的工程师习惯。

Input floorplan file is too old and is not supported in EDI 10.1 and newer.

You can use EDI 9.1 and before to read it in, then save again to create new version.

小编的直觉告诉我，先去看看同学保存的def文件是哪个def版本?

图片

同学保存方式如下：

图片

那么请问如何解决？请大家加入景芯训练营实践。

景芯SoC用了很多异步FIFO，关注异步RTL实现的同学，可以抓取异步FIFO出来看一下版图连线：

图片

查看下所有异步FIFO cell的面积；

dbget [dbget top.insts.pstatus unplaced -p].area

查下所有异步FIFO的cell的名字：

dbget [dbget top.insts.pstatus unplaced -p].name

那么怎么抓出异步路径来观察版图走线呢？如何让report_timing呢？更多内容参见知识星球和SoC训练营。

芯片全流程培训

芯片培训即将开班，迅速超越同龄人！报名联系微信：13541390811

  • 景芯SoC前、中、后端低功耗全流程实战培训(价格不到同行1/6)

  • 景芯SoC前端视频+文档+实战+一对一终身辅导实战培训

  • 景芯SoC中端视频+文档+实战+一对一终身辅导实战培训

  • 景芯SoC后前视频+文档+实战+一对一终身辅导实战培训

  • 12nm 2.5GHz A72 低功耗DVFS实战培训(价格不到同行1/3)

  • 12nm 2.5GHz A72 DFT实战培训(价格不到同行1/3)

  • RISC-V MCU 40nm全芯片PR实战培训

  • DDR4/3项目实战培训

  • MIPI CSI2 + ISP图像处理 + HDMI实战培训（即景芯SoC前端）

  • MIPI CSI2 + ISP图像处理 + H.265 + USB + MAC实战培训（研发中）

  • 进阶Codec H.265/H.264实战培训（研发中）

芯片Design Service设计服务介绍：

  • 提供SoC、MCU、ISP、CIS等芯片设计、验证、DFT设计服务

  • 提供DDR/PCIE/MIPI/CAN/USB/ETH/QSPI/UART/I2C等IP设计

  • 提供7nm、12nm、28nm、40nm、55nm、65nm、90nm等后端设计

  • 提供高校、企业定制化芯片设计服务、设计培训业务

另外，小编知识星球分享芯片设计、验证、DFT、后端全流程知识以及大量技术文档，欢迎大家加入讨论学习，共同进步！

图片

景芯SoC芯片全流程设计训练营的宗旨：

【让每个学员都能设计一款SoC/MCU芯片】

【全网唯一】景芯SoC是一款用于【芯片全流程设计培训】的低功耗ISP图像处理SoC，采用低功耗RISC-V处理器，内置ITCM SRAM、DTCM SRAM，集成包括MIPI、ISP、USB、QSPI、UART、I2C、GPIO、以太网MAC控制器等IP，采用SMIC40工艺设计流片。

图片

(一)SoC前端课程，您将学会

  • 高速接口的Verilog设计实现

  • 从图像算法到RTL设计实现

  • MIPI、ISP的Verilog实现与仿真

  • Lint、CDC检查及UVM验证

  • 后仿真

仅前端一门课程内容就抵得上其他培训机构的5-6门课程。

(二)SoC中端课程，您将学会

  • DFT设计(芯片级)

  • Synthesis逻辑综合(芯片级）

  • 低功耗UPF设计、CLP技术

  • formal验证等技术

仅中端一门课程内容就抵得上其他培训机构的4-5门课程。

(三)SoC后端课程，您将学会

  • 低功耗设计

  • 布局布线(低功耗FF flow)

  • StarRC/QRC

  • STA/Tempus

  • 功耗分析

  • DRC/LVS设计

仅后端一门课程内容就抵得上其他培训机构的3-4门课程。

图片

加入知识星球，加入芯片设计知识宝库！

SoC培训营的知识星球

图片

今天先介绍到这里，然后SoC课程提供服务器供大家实践！带你从算法、前端、DFT到后端全流程参与SoC项目设计。请联系号主报名！联系微信：135-4139-0811

景芯SoC训练营图像处理的数据通路：

图片

景芯SoC的CRG设计：

图片

一键式完成C代码编译、仿真、综合、DFT插入、形式验证、布局布线、寄生参数抽取、STA分析、DRC/LVS、后仿真、形式验证、功耗分析等全流程。升级后的芯片设计工程V2.0 flow如下：

SoC一键式执行flow

图片

MIPI DPHY+CSI2解码

图片

数字电路中经典设计：多条通信数据Lane Merging设计实现

数字电路中经典设计：多条通信数据Lane Distribution实现

图片

UPF低功耗设计

全芯片UPF低功耗设计(含DFT设计)

图片

景芯SoC训练营培训项目，低功耗设计前，功耗为27.9mW。

图片

低功耗设计后，功耗为0.285mW，功耗降低98.9%！

图片

图片

电压降检查：

图片

低功耗检查：

图片

芯片的版图设计V1.0

图片

芯片的版图设计V2.0

图片

低功耗设计的DRC/LVS，芯片顶层的LVS实践价值极高，具有挑战性！业界独一无二的经验分享。

图片

ISP图像处理

  •    dpc - 坏点校正

    图片

  •    blc - 黑电平校正 

    图片

  •    bnr - 拜耳降噪

  •    dgain - 数字增益 

  • 图片

  •    demosaic - 去马赛克

    图片

  •    wb - 白平衡增益 

  •    ccm - 色彩校正矩阵 

  •    csc - 色彩空间转换 (基于整数优化的RGB2YUV转换公式)

  •    gamma - Gamma校正 (对亮度基于查表的Gamma校正)

  •    ee - 边缘增强

    图片

  •    stat_ae - 自动曝光统计 

  •    stat_awb - 自动白平衡统计

CNN图像识别

图片

支持手写数字的AI识别：

图片

仿真结果：仿真识别上图7、2、1、0、4、1、4、9

图片

景芯微SoC团队业务

景芯微SoC团队业务介绍：

  • 提供全网最全流程的实际芯片项目培训

  • 提供SoC、MCU、ISP、CIS等芯片设计服务

  • 提供芯片设计、验证、DFT设计服务

  • 提供后端设计服务，工艺包括7nm、12nm、28nm、40nm、55nm、65nm、90nm、110nm、180nm等，提供投片渠道

  • 提供高校、企业定制化芯片设计培训及就业推荐与就业指导

丰富的教程文档

图片

图片

图片

图片

图片

图片

7天冲刺PR训练营有同学问如何给IO添加PAD？请思考景芯SoC的IO和PAD如何实现最佳？

图片

加入知识星球，加入芯片设计知识宝库！

SoC培训营的知识星球

图片

SoC训练营VIP学员问为何低功耗cell没有插入网表？

虽然提问题是值得鼓励的，但是我们在遇到问题时，还是先主动思考，主动解决问题，实在解决不了我们再求助，这样成长更快。

首先，小编拿到这问题，就打开log，查看log是一种IC设计美德！发现EDA工具吃进UPF文件后，报了warning如下，用到了很多ff库。

图片

上图报错UPF指定电压是0.99V，而CELL是1.20V，电压不匹配，导致逻辑综合出来的网表没有插入MV CELL。注意，综合时，我们用的ss库，怎么会是ff库呢？打开约束脚本发现如下bug：

图片

于是，更改约束，将ff换成ss即可。再次run一下，结果就出来了：

图片

低功耗设计部分，设计里面我会留一点小bug在里面 非常简单，我不会公布答案，大家一定要多思考、多动手跑跑，这样才学的深刻。

培训学员请注意，景芯SoC用always on的power domain电压域的pwrdown_mux信号作为power switch cell的switch控制信号，但是设计里面有个小问题，不太算bug的bug，但对upf低功耗flow而言，毫无疑问就是bug!

培训学员请登陆服务器追踪一下pwrdown信号，注意其负载情况，RTL代码如下：

图片

结合PR输出的netlist, 我们做个clp低功耗检查，脚本参见服务器。可以发现，clp报错说power switch的switch控制信号找不到。

图片

不得不说，clp检查对低功耗而言多么重要，对芯片设计而言多重要！景芯SoC的价值就在把芯片设计全流程的这些细小的知识点，全部串接起来！犹豫啥？抓紧报名加入吧！

在芯片设计中端流程时，景芯SoC会插入UPF约束中的isolation等cell，但是无法插入power switch等cell,因此，作为power switch cell的控制信号pwrdown_mux在没有负载的情况下，会被裁员掉（优化掉），因此需要设置上面MUX器件为dont_touch或者使pwrdown_mux成为module的port并禁止auto_ungroup（并设置no_boundary_optimization），这样这个信号才能保留给后端，供后端实现power switch控制。请学员完成代码修改，基于全套flow环境完成如下任务：

  1. lint检查、前端仿真，

  2. 完成中端、后端flow，

  3. 完成clp检查, 完成后仿真

7天冲刺PR训练营有同学问，同样的floorplan，有些同学很快跑完，有些同学则遇到大量DRC问题（EDA工具不停iteration）导致工具始终无法跑完，具体什么问题呢？

首先，小编发现该同学的stripe把TM2定义为了horizontal，而熟悉景芯工艺的同学知道，TM2的preference direction是VERTICAL。

图片

查询景芯的lef库文件也可以确认：

图片

用错方向有多大影响呢？大家上景芯SoC的后端flow实践一下吧，实践出真知。

7天冲刺PR训练营有同学问，为啥PR花了一天一夜24个小时完成布线还大量DRC错误？小编已经将设计规模尽可能减小以加速PR设计，实际上2小时就可以跑完routing，为何这么慢？原因就是低功耗单元的走线。具体原因及解决办法欢迎加入景芯训练营讨论。

图片

其错误主要集中在M4上，请思考如何解决。

图片

7天冲刺PR训练营有同学问，power switch cell的secondPG pin(VDDG)从M1接出的，而不是M2, 请思考有什么问题？如何解决？

图片

7天冲刺PR训练营有同学问，景芯SoC培训营同学遇到Corner Pad LVS不过怎么处理？

图片

完成景芯SoC培训的前端设计仿真、DFT后，我们来到后端flow，本教程教你一键式跑完数字后端flow。

图片

生成脚本命令如下：

tclsh ./SCRIPTS/gen_flow.tcl -m flat all

图片

生成flow脚本之前需要配置setup.tcl等相关参数，具体参见【全网唯一】【全栈芯片工程师】提供自研的景芯SoC前端工程、DFT工程、后端工程，带你从算法、前端、DFT到后端全流程参与SoC项目设计。

景芯SoC训练营的同学问，为何innovus读取做好的floorplan def文件报Error? 首先看log:

图片

Reading floorplan file - ./data_in/DIGITAL_TOP.def (mem = 1595.0M).

#% Begin Load floorplan data ... (date=10/23 22:38:01, mem=1579.3M)

**ERROR: (IMPFP-710): File version unknown is too old.

以前EDI的时期，我们可以通过定义fp_file的方式来加载floorplan：

set vars(fp_file)        "./data_in/DIGITAL_TOP.def"

但是现在innovus升级并放弃了fp_file的加载方式，当然也可以用老版本的EDI9.1及以前版本来加入fp_file，然后转存为新版本，这方式明显没有必要。正如下log提示所说，检查log是非常好的工程师习惯。

Input floorplan file is too old and is not supported in EDI 10.1 and newer.

You can use EDI 9.1 and before to read it in, then save again to create new version.

小编的直觉告诉我，先去看看同学保存的def文件是哪个def版本?

图片

同学保存方式如下：

图片

那么请问如何解决？请大家加入景芯训练营实践。

景芯SoC用了很多异步FIFO，关注异步RTL实现的同学，可以抓取异步FIFO出来看一下版图连线：

图片

查看下所有异步FIFO cell的面积；

dbget [dbget top.insts.pstatus unplaced -p].area

查下所有异步FIFO的cell的名字：

dbget [dbget top.insts.pstatus unplaced -p].name

那么怎么抓出异步路径来观察版图走线呢？如何让report_timing呢？更多内容参见知识星球和SoC训练营。

前端设计目录

图片

中端设计目录

图片

后端设计目录

图片

欢迎加入【全栈芯片工程师】知识星球交流技术，从算法、前端、DFT到后端的全流程设计交流。点击下方图片，加入知识星球！

图片

欢迎加入SoC MCU全流程设计交流群，先加我微信，验证岗位后进群！

SoC MCU全流程设计交流群4

SoC MCU全流程设计交流群3

SoC MCU全流程设计交流群2

SoC MCU全流程设计交流群1

欢迎加入CMOS图像传感器+ISP交流群，先加我微信，验证岗位后进群！

CMOS图像传感器+ISP交流群2

CMOS图像传感器+ISP交流群1

图片

全栈芯片工程师
关注
  • 8
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Calibre LVS 问题解析
m0_61544122的博客
05-18 1万+
LVS常见问题与解决办法
java高级LVS问题与解析
m0_67788957的博客
03-23 1009
java资料 java面试题
数字后端小白学习日志----LVS（持续更新版本-已更新至5月21）
最新发布
LEBRON599的博客
05-13 1720
Load Runset File窗口是来调用运行LVS的基本设置文件的，该文件主要记录的是Rule文件的位置，程序运行以及结果保存的位置。第三步：Verification --> Run nmLVS,就打开了LVS的GUI操作界面（同方式一的结果一样）第二步：File-->Open Layout Files,然后把Merge之后的GDS文件加进去即可。---05/13 此处只是介绍了calibre的启动以及很简单的介绍，本文将持续更新。Outputs：设置输出的LVS文件。
Layout常见错误汇总-不定时更
热门推荐
weixin_38753095的博客
10-08 2万+
1、在做LVS时，出现中断错误 解决方法： 重新建立新的schematic和layout文件，对应好其中的元器件，同时两个文件的名字也要对应好“schematic”和“layout”，其他名字的话软件找不到如何对应。
数字IC后端实现之物理验证Calibre LVS常见错误案例解析
weixin_37584728的博客
01-02 3531
数字IC后端实现之物理验证Calibre LVS常见错误案例解析
lvs错误
qq_34662871的博客
12-02 4464
XDB database not available:No comparison was made 问题来源： 底层的label打后做layout拼接，发现顶层的VDD，GND有一类没打label（注：顶层要重新打label）
LVS.rar_lvs
09-14
真实服务器处理完后，将响应返回给LVS，LVS再解封装并将响应发回给客户端。IP隧道模式可以跨越不同的网络环境，但需要更多的网络资源。 **二、LVS架构** LVS系统通常由两部分组成：调度器（Director）和工作节点...
lvs负载均衡集群实验.docx
03-18
在lvs负载均衡集群中，需要一台Director Server服务器，两台Real Server服务器（分别为Real Server 1和Real Server 2）。Director Server负责将用户的请求分发到不同的Real Server上，而Real Server则提供实际的服务...
LVS的介绍和使用.doc
08-08
- **隧道(Tunneling)**：包括IP Tunneling和IPSec Tunneling，LVS调度器将整个TCP或UDP报文封装在一个新的IP包中，然后发送给后端服务器，服务器解封装后处理请求。隧道模式适用于跨网络环境，但效率相对较低。 ###...
第六集.Lvs.Nat和ip-tun模式
03-05
Real Server接收到这个封装的IP包后，解封装得到原始IP包，然后处理请求并直接回应给客户端。这种模式实现了客户端与Real Server之间的透明通信，Real Server能看到客户端的真实IP，可以进行会话保持，但增加了...
物理验证LVS流程和技术点滴（上）
i_chip_backend的博客
06-26 9439
LVS在物理验证的重要性不言而喻，多一写了解，早一天TO！
Linux服务器集群系统(四)
hjwang1的专栏
11-28 736
转自：http://www.linuxvirtualserver.org/zh/lvs4.html LVS集群的负载调度 章文嵩 (wensong@linux-vs.org)  2002 年 5 月 本文主要讲述了LVS集群的IP负载均衡软件IPVS在内核中实现的各种连接调度算法。针对请求的服务时间变化很大，给出一个动态反馈负载均衡算法，它结合内核中的加权连接调度算法，根据动态反馈回来
五百万会话级LVS调优实践
forestqq的博客
03-29 950
某生产系统前端LVS软负载均衡业务会话量达5百万级，某日出现业务卡顿，LVS服务器Ping响应丢包和时延较大，本文记录了调优过程。
linux 分配网卡irq,GNU/Linux使用LVS在多核、多CPU下网卡中断分配调优
weixin_28884205的博客
05-09 263
最近在做LVS做loadbalance测试时发现在并发达到1w以后网卡中断只占用了一个CPU，最终导致此CPU的100%，性能再无法提升。逐步尝试以下方法：修改内核参数irqbalance。印象中此参数能把网卡中断平分到多个CPU上。但是查询最新文档发现此参数在最新的内核中已经不存在；使用设备中断的smp_affinity：首先先从/proc/interrupts里查到网卡的中断号，eth0或者b...
LVS常见的问题及原因分析
******* ▄︻┻┳═一 *******
07-18 8347
一、裂脑由于两台高可用服务器对之间，在指定时间内，无法相互检测到对方的心跳，而各自启动故障切换转移功能，取得资源服务及所有权，而此时的两台高可用服务器对都还或者，并且正在运行，这样就会导致同一个IP或服务在两段同时启动而发生冲突的严重问题，最严重的是两台主机占用同一个VIP，当用户写入数据的时候可能同时写在两台服务器上。 1）产生裂脑原因1、心跳链路故障，导致无法通信 2、开启防火墙阻挡心跳消息传
LVS中的错误处理机制
Jelly
05-14 2869
不可避免的，硬件和软件在使用过程中均会出现一些常见的问题，或者由于处理错误，使服务器，调度器出现错误。但对用户而言，用户值关心是否能和自己进行通信，而不考虑后台的运行。这就要求，当调度器下的服务器出现错误宕机时，我们必须自动的将该机器剔除我们当前的集群，当回复时，可自动添加，对调度器而言也是如此，下面我们就介绍两种工具软件来解决上述问题。 1、ldirectord 1.1 ldirectord简介 ldirectord对集群节点的监管过程：ldirectord守护进程通过向每台真实服务器真实IP（R.
LVS故障解决案例解析
weixin_34029949的博客
12-28 435
    记上一篇LVS防火墙配置后，接下来想分享一篇LVS故障排错案例，仅供大家参考和学习，LVS使用过程中，我们都会遇到很多的问题，但是遇到问题后，我们需要该如何处理呢？那这里分享我的解决思路。 LVS+Keepalived+Nginx架构中，某天突然发现网站www.wuguangke.cn 部分用户访问巨慢，甚至无法访问，那这个问题我们该如何定位呢？分两种情况：如果有监控，如果有报警短信再好...
cadence LVS报错集解决方法
06-10
Cadence LVS（Layout vs. Schematic）报错通常有很多种可能性，下面是一些常见的LVS报错及其解决方法： 1. 报错信息：Mismatched connectivity for 'netname' between layout and schematic 解决方法：检查电路原理图和版图之间的连接是否一致，可能是由于命名错误或错误的版图设计导致的。 2. 报错信息：Unmatched instance 'instname' between layout and schematic 解况方法：检查电路原理图和版图之间的实例是否匹配，可能是由于版本不同或错误的版图设计导致的。 3. 报错信息：Missing layout for 'instname' 解决方法：检查是否存在缺失的版图，可能是由于未生成版图或者版图被误删导致的。 4. 报错信息：Mismatched layer between layout and schematic for 'netname' 解决方法：检查电路原理图和版图之间的层是否一致，可能是由于版本不同或错误的版图设计导致的。 5. 报错信息：Unconnected instance 'instname' 解决方法：检查电路原理图和版图之间的实例是否连接，可能是由于缺失连接或者错误的版图设计导致的。 6. 报错信息：Unmatched net 'netname' between layout and schematic 解决方法：检查电路原理图和版图之间的网络是否匹配，可能是由于命名错误或错误的版图设计导致的。 以上是一些常见的Cadence LVS报错及其解决方法，希望能够对你有所帮助。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值