【芯片CDC/RDC】如何解决RDC问题

于 2024-08-28 19:08:56 发布
阅读量621 收藏 20
点赞数 17
文章标签： 数字IC soc 芯片培训
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011075954/article/details/141647774
版权

SoC设计除了包含多个电压域、多个时钟域外还包含了多个异步复位域。如果SoC中存在跨异步复位域时，同样经常会遇到亚稳态的问题。 举个例子，如下图：

图片

好评如潮，一定要把景芯打磨成精品！

对于有多个异步复位域的设计，如果某个异步复位在复位时，其复位的信号可能正好落在接收时钟的建立和保持时间窗口内，如下图所示，采集到的信号q2可能为亚稳态，从而造成仿真行为和真实行为的不一致。

图片

景芯SoC 3.1最新架构调整

TSMC 12nm 2.5GHz后端hierarchy实战课

上面的电路中， 两个触发器都有不同的复位源，即rst1和rst2。rst1置为低电平（复位）而rst2保持高电平（不复位）可引起目的触发器的亚稳态，并且如果目的地触发器的输出向下行被进一步使用，那么可能会有一些功能故障。因此，需要不同异步复位域之间需要进行有效隔离或同步，或者提前指定异步复位的先后顺序，以确保设计可以可靠复位，避免由于跨异步复位域而引起的亚稳态问题。

如果能保证，在rst1复位之前，rst2已经复位，或者说rst1复位的时候，rst2也一定在复位状态，这样可以保证q2信号不会出现亚稳态现象，这就是RDC中的reset assertion order, 这样可以过滤掉一些报告出来的RDC 路径，这些路径不存在亚稳态风险。

图片

举个例子如下：rst1复位的时候，rst2一定在复位状态，这个电路就是安全的，q2不会出现亚稳态。那么假设A模块输出到B模块，那么复位顺序就是先复位下游B模块，再复位A模块，那么解复位的顺序呢？解除复位就是先解A模块复位、再解除B模块复位。

图片

1）信号隔离法

用一个isolation siganl 来隔离信号q1, 这个隔离信号可以是我们自己生成的一个控制信号，必须要保证隔离信号在rst1复位前就置位成低电平, 这样保证q1信号不会在时钟边沿附近发生电平变化, 就可以避免q2出现亚稳态。

图片

2）时钟隔离法

用一个isolation siganl 来隔离信号clk, 这个隔离信号也可以是我们自己生成的一个控制信号，必须要保证隔离信号在rst1复位前就置位成低电平，这样保证q1信号在时钟边沿附近的变化不会被sample, 因为clk已经被gate off了，就可以避免q2出现亚稳态。

图片

景芯SoC v3.0芯片全流程实战

感谢铁粉大力支持，已有学会全流程的学员在公司获得晋升了，确实是好事，应学员要求，【全流程VIP训练营】正式开启! 训练营采用一对一强化辅导1年，包学会全流程，保姆式陪伴学习，终身答疑 ! 强化实战景芯SoC设计、验证、DFT、后端！包每个VIP学员都能独立设计SoC/MCU芯片全流程。景芯SoC教学版架构如下，基于TO版本做了去商业化和一定简化处理。

图片

景芯SoC v3.0重磅升级！手把手教您搭建SoC，从入门到进阶，带您掌握熟悉架构、算法、设计、验证、DFT、后端全流程低功耗！直播视频不定期升级！让您快速超越同龄人！报名微信：13541390811

 

景芯全流程课程如下：

  • 景芯SoC设计   视频+文档+实战+一对一辅导（视频免费）

  • 景芯SoC验证   视频+文档+实战+一对一辅导（视频免费）

  • 景芯SoC中端   视频+文档+实战+一对一辅导（视频免费）

  • 景芯SoC后前   视频+文档+实战+一对一辅导（视频免费）

进阶课程：

  • 12nm 2.5GHz A72 低功耗DVFS实战培训（价格不到同行1/2）

  • DDR4/3项目实战培训（价格不到同行1/2）

小编逐步将教程、芯片设计全流程知识公布在知识星球，包括设计、验证、DFT、后端全流程知识以及大量技术文档，如果你和我一样渴求知识，不惧怕全流程的知识爆炸，那么欢迎您加入讨论学习，共同进步！

图片

另外小编团队提供芯片Design Service，设计服务包括：

  • 提供SoC、MCU、ISP、CIS等芯片设计、验证、DFT设计服务

  • 提供DDR/PCIE/MIPI/CAN/USB/ETH/QSPI/UART/I2C等IP设计

  • 提供5nm、7nm、12nm、28nm、40nm、55nm、65nm、90nm等后端设计

  • 提供高校、企业定制化芯片设计服务、设计培训业务

景芯SoC v3.0芯片全流程实战训练营的宗旨：

手把手教您掌握SoC算法、设计、验证、DFT、后端全流程低功耗！

景芯SoCv3.0，是一款用于【芯片全流程实战培训】的低功耗多媒体SoC！

景芯SoC系统分为三个层次的功耗管理，并集成低功耗RISC-V处理器，集成ITCM SRAM、DTCM SRAM，集成MIPI、ISP、USB、QSPI、UART、I2C、GPIO等IP，采用SMIC40工艺流片。

(一)SoC设计课程，您将学会

  • 高速接口的Verilog设计实现

  • 从图像算法到RTL设计实现

  • MIPI、ISP的Verilog实现与仿真

  • Lint、CDC检查及UVM验证

  • SoC子系统的C驱动仿真

  • 后仿真

仅设计一门课程内容就抵得上其他培训机构的5-6门课程，价格仅其1/6

(二)SoC验证课程，您将学会

  • SoC子系统级的UVM环境搭建

  • SoC子系统级的UVC环境搭建

  • SoC子系统级的VIP环境搭建

  • SoC子系统的DMA SRAM UVM联合验证

  • SoC子系统的UART、I2C、QSPI UVM验证

仅验证一门课程内容就抵得上其他培训机构的3-4门课程，价格仅其1/6

(三)SoC中端课程，您将学会

  • DFT设计(芯片级)

  • Synthesis逻辑综合(芯片级）

  • 低功耗UPF设计、CLP技术

  • formal验证等技术

仅中端一门课程内容就抵得上其他培训机构的4-5门课程，价格仅其1/6

(四)SoC后端课程，您将学会

  • 低功耗设计

  • 布局布线(低功耗FF flow)

  • StarRC/QRC

  • STA/Tempus

  • 功耗分析

  • DRC/LVS设计

仅后端一门课程内容就抵得上其他培训机构的3-4门课程，价格仅其1/6

课程提供服务器供大家实践！带你从算法、前端、DFT到后端全流程参与SoC项目设计。请联系号主报名！联系微信：135-4139-0811

景芯SoC训练营图像处理的数据通路：

图片

景芯SoC的CRG设计：

图片

一键式完成C代码编译、仿真、综合、DFT插入、形式验证、布局布线、寄生参数抽取、STA分析、DRC/LVS、后仿真、形式验证、功耗分析等全流程。升级后的芯片设计工程V2.0 flow如下：

SoC一键式执行flow

图片

MIPI DPHY+CSI2解码

图片

数字电路中经典设计：多条通信数据Lane Merging设计实现

数字电路中经典设计：多条通信数据Lane Distribution实现

图片

UPF低功耗设计

全芯片UPF低功耗设计(含DFT设计)

图片

景芯SoC训练营培训项目，低功耗设计前，功耗为27.9mW。

图片

低功耗设计后，功耗为0.285mW，功耗降低98.9%！

图片

图片

电压降检查：

图片

低功耗检查：

图片

芯片的版图设计V1.0

图片

芯片的版图设计V2.0

图片

低功耗设计的DRC/LVS，芯片顶层的LVS实践价值极高，具有挑战性！业界独一无二的经验分享。

图片

ISP图像处理

  •    dpc - 坏点校正

    图片

  •    blc - 黑电平校正 

    图片

  •    bnr - 拜耳降噪

  •    dgain - 数字增益 

  • 图片

  •    demosaic - 去马赛克

    图片

  •    wb - 白平衡增益 

  •    ccm - 色彩校正矩阵 

  •    csc - 色彩空间转换 (基于整数优化的RGB2YUV转换公式)

  •    gamma - Gamma校正 (对亮度基于查表的Gamma校正)

  •    ee - 边缘增强

    图片

  •    stat_ae - 自动曝光统计 

  •    stat_awb - 自动白平衡统计

CNN图像识别

图片

支持手写数字的AI识别：

图片

仿真结果：仿真识别上图7、2、1、0、4、1、4、9

图片

景芯SoC 3.0 ISP：

图片

图片

景芯SoC V3.0 DFT方案：

图片

如果您和小编一样渴求进步，想掌握芯片设计全流程，欢迎加入小编知识星球，疯狂成长，一起进步！早日成为芯片大佬！

图片

景芯学员们，小编十分感谢你们对景芯的肯定、信任和支持，你们的鼓励让小编十分感激，小编一定更努力精心打磨景芯SoC实战课，我承诺，一定要做到零差评，让大家无论资深还是资浅都能从景芯训练营获得成长！

图片

图片

图片

图片

图片

图片

图片

图片

图片

图片

以上就是今天分享的内容，如果您和小编一样渴求进步，想掌握芯片设计全流程，欢迎加入小编知识星球，疯狂成长，一起进步！早日成为芯片大佬！

图片

景芯SoC V3.0课程提供服务器供大家实践！手把手教您学会SoC的算法、前端、DFT、后端全流程实战。

请联系号主报名！联系微信：135-4139-0811

景芯SoC训练营图像处理的数据通路：

图片

景芯SoC的CRG设计：

图片

一键式完成C代码编译、仿真、综合、DFT插入、形式验证、布局布线、寄生参数抽取、STA分析、DRC/LVS、后仿真、形式验证、功耗分析等全流程。升级后的芯片设计工程V2.0 flow如下：

SoC一键式执行flow

图片

MIPI DPHY+CSI2解码

图片

数字电路中经典设计：多条通信数据Lane Merging设计实现

数字电路中经典设计：多条通信数据Lane Distribution实现

图片

UPF低功耗设计

全芯片UPF低功耗设计(含DFT设计)

图片

景芯SoC训练营培训项目，低功耗设计前，功耗为27.9mW。

图片

低功耗设计后，功耗为0.285mW，功耗降低98.9%！

图片

图片

电压降检查：

图片

低功耗检查：

图片

低功耗设计的DRC/LVS，芯片顶层的LVS实践价值极高，具有挑战性！业界独一无二的经验分享。

图片

丰富的教程文档

图片

图片

图片

图片

图片

图片

景芯训练营有同学问如何给IO添加PAD？请思考景芯SoC的IO和PAD如何实现最佳？

图片

SoC训练营VIP学员问为何低功耗cell没有插入网表？

虽然提问题是值得鼓励的，但是我们在遇到问题时，还是先主动思考，主动解决问题，实在解决不了我们再求助，这样成长更快。

首先，小编拿到这问题，就打开log，查看log是一种IC设计美德！发现EDA工具吃进UPF文件后，报了warning如下，用到了很多ff库。

图片

上图报错UPF指定电压是0.99V，而CELL是1.20V，电压不匹配，导致逻辑综合出来的网表没有插入MV CELL。注意，综合时，我们用的ss库，怎么会是ff库呢？打开约束脚本发现如下bug：

图片

于是，更改约束，将ff换成ss即可。再次run一下，结果就出来了：

图片

低功耗设计部分，设计里面我会留一点小bug在里面 非常简单，我不会公布答案，大家一定要多思考、多动手跑跑，这样才学的深刻。

培训学员请注意，景芯SoC用always on的power domain电压域的pwrdown_mux信号作为power switch cell的switch控制信号，但是设计里面有个小问题，不太算bug的bug，但对upf低功耗flow而言，毫无疑问就是bug!

培训学员请登陆服务器追踪一下pwrdown信号，注意其负载情况，RTL代码如下：

图片

结合PR输出的netlist, 我们做个clp低功耗检查，脚本参见服务器。可以发现，clp报错说power switch的switch控制信号找不到。

图片

不得不说，clp检查对低功耗而言多么重要，对芯片设计而言多重要！景芯SoC的价值就在把芯片设计全流程的这些细小的知识点，全部串接起来！犹豫啥？抓紧报名加入吧！

在芯片设计中端流程时，景芯SoC会插入UPF约束中的isolation等cell，但是无法插入power switch等cell,因此，作为power switch cell的控制信号pwrdown_mux在没有负载的情况下，会被裁员掉（优化掉），因此需要设置上面MUX器件为dont_touch或者使pwrdown_mux成为module的port并禁止auto_ungroup（并设置no_boundary_optimization），这样这个信号才能保留给后端，供后端实现power switch控制。请学员完成代码修改，基于全套flow环境完成如下任务：

  1. lint检查、前端仿真，

  2. 完成中端、后端flow，

  3. 完成clp检查, 完成后仿真

景芯训练营有同学问，同样的floorplan，有些同学很快跑完，有些同学则遇到大量DRC问题（EDA工具不停iteration）导致工具始终无法跑完，具体什么问题呢？

首先，小编发现该同学的stripe把TM2定义为了horizontal，而熟悉景芯工艺的同学知道，TM2的preference direction是VERTICAL。

图片

查询景芯的lef库文件也可以确认：

图片

用错方向有多大影响呢？大家上景芯SoC的后端flow实践一下吧，实践出真知。

景芯训练营有同学问，为啥PR花了一天一夜24个小时完成布线还大量DRC错误？小编已经将设计规模尽可能减小以加速PR设计，实际上2小时就可以跑完routing，为何这么慢？原因就是低功耗单元的走线。具体原因及解决办法欢迎加入景芯训练营讨论。

图片

其错误主要集中在M4上，请思考如何解决。

图片

景芯训练营有同学问，power switch cell的secondPG pin(VDDG)从M1接出的，而不是M2, 请思考有什么问题？如何解决？

图片

景芯训练营有同学问，景芯SoC培训营同学遇到Corner Pad LVS不过怎么处理？

图片

完成景芯SoC培训的前端设计仿真、DFT后，我们来到后端flow，本教程教你一键式跑完数字后端flow。

图片

生成脚本命令如下：

tclsh ./SCRIPTS/gen_flow.tcl -m flat all

图片

生成flow脚本之前需要配置setup.tcl等相关参数，具体参见【全网唯一】【全栈芯片工程师】提供自研的景芯SoC前端工程、DFT工程、后端工程，带你从算法、前端、DFT到后端全流程参与SoC项目设计。

景芯SoC训练营的同学问，为何innovus读取做好的floorplan def文件报Error? 首先看log:

图片

Reading floorplan file - ./data_in/DIGITAL_TOP.def (mem = 1595.0M).

#% Begin Load floorplan data ... (date=10/23 22:38:01, mem=1579.3M)

**ERROR: (IMPFP-710): File version unknown is too old.

以前EDI的时期，我们可以通过定义fp_file的方式来加载floorplan：

set vars(fp_file)        "./data_in/DIGITAL_TOP.def"

但是现在innovus升级并放弃了fp_file的加载方式，当然也可以用老版本的EDI9.1及以前版本来加入fp_file，然后转存为新版本，这方式明显没有必要。正如下log提示所说，检查log是非常好的工程师习惯。

Input floorplan file is too old and is not supported in EDI 10.1 and newer.

You can use EDI 9.1 and before to read it in, then save again to create new version.

小编的直觉告诉我，先去看看同学保存的def文件是哪个def版本?

图片

同学保存方式如下：

图片

那么请问如何解决？请大家加入景芯训练营实践。

景芯SoC用了很多异步FIFO，关注异步RTL实现的同学，可以抓取异步FIFO出来看一下版图连线：

图片

查看下所有异步FIFO cell的面积；

dbget [dbget top.insts.pstatus unplaced -p].area

查下所有异步FIFO的cell的名字：

dbget [dbget top.insts.pstatus unplaced -p].name

那么怎么抓出异步路径来观察版图走线呢？如何让report_timing呢？更多内容参见知识星球和SoC训练营。

以上就是今天分享的内容，如果您和小编一样渴求进步，想掌握芯片设计全流程，欢迎加入小编知识星球，疯狂成长，一起进步！早日成为芯片大佬！

图片

欢迎加入SoC MCU全流程设计交流群，先加我微信，验证岗位后进群！

SoC MCU全流程设计交流群4

SoC MCU全流程设计交流群3

SoC MCU全流程设计交流群2

SoC MCU全流程设计交流群1

欢迎加入CMOS图像传感器+ISP交流群，先加我微信，验证岗位后进群！

CMOS图像传感器+ISP交流群2

CMOS图像传感器+ISP交流群1

图片

DDR3/4实战+SoC集成

DDR是SoC设计的关键技术，景芯SoC DDR4/3设计实战训练营将帮助您掌握DDR设计技术并成为芯片大拿。本门课程不仅教您学习DDR+PHY，还教您学会DDR的SoC集成、驱动、SoC仿真!

1）DDR课程所带的SoC系统架构如下:

图片

2）DDR课程架构

图片

3）DDR课程目录如下：

图片

图片

图片

以上就是今天分享的内容，如果您和小编一样渴求进步，想掌握芯片设计全流程，欢迎加入小编知识星球，疯狂成长，一起进步！早日成为芯片大佬！

图片

“12nm 2.5GHz频率 hierarchy UPF DVFS低功耗A72后端培训”

图片

2.5GHz 12nm 景芯SoC A72 upf DVFS 后端实战训练营！

项目手把手一对一辅导！随到随学！

课程采用hierarchy/partition flow，先完成单核A72实战，然后完成A72 TOP实战！训练营简介：

  • Instance：315万

  • Gate count：2600万

  • Frequency:  2.5GHz

  • Power domain：7个，hierarchy UPF设计

  • EDA工具有VCS/Fusion Compiler/VCLP

  • EDA工具有innovus/Starrc/PT/Voltus/formality/LEC/Calibre

  • EDA工具有Redhawk-sc全网首发python版

图片

  • 授课形式：视频+文档+上机实践，真实项目flow，一对一答疑！

  • ICer加班太多，项目采用视频模式，随到随学！

景芯A72训练营您将掌握以下知识：

  • 掌握hierarchy UPF文件编写，掌握Flatten UPF文件编写、UPF验证。本项目采用hierarchy UPF方式划分了7个power domain、voltage domain。

  • 掌握power switch cell，包括SWITCH TRICKLE、SWITCH HAMMER。掌握低功耗cell的用法，选择合适的isolation cell、level shifter等低功耗cell。

  • 掌握Power gating，Clock gating设计技术。

  • 掌握Multi-VT设计技术，本项目时钟树都是ULVT，动态功耗小，skew小。

  • 掌握DVFS技术，ss0p9 2.5GHz、ss0p72 2.0GHz,，其中sram不支持ss0p63。要做ss0p63的话，给sram vddm单独一个0p7v的电源即可。

    图片

  • 掌握multibit cell的用法，本项目CPU里面的mb高达95%，选择合适的multibit cell得到超高的CPU利用率。INNOVUS里面一般不做mb的merge和split。所以前后一样的，一般综合做multibit的merge split。

图片

  • 根据TOP Floorplan DEF进行CPU子系统的partition以及pin assignment。

  • Top的Power stripe的规划及其push down。

  • SpecifyBlackBox，将CPU core镜像partition。

  • 手动manual cut the BlackBox的方法，掌握复杂的floorplan设计方法经验。

  • VerifyPowerDomain，检查低功耗划分以及UPF的正确性。

  • Pin assignment，根据timing的需求进行合理的pin脚排布，并解决congestion问题。

  • 掌握Timing budget。

  • 掌握利用Mixplace实战CPU的自动floorplan，掌握AI的floorplan方法学。

图片

  • 掌握Fusion compiler DCG，利用fusion compiler来完成DCG综合，进一步优化timing与congestion。

  • 掌握hierarchy ICG的设计方法学，实战关键ICG的设置与否对timing的重大影响。

  • 掌握Stapling技术，实战power switch cell的布局和特殊走线的方法学，掌握CPU子系统的powerplan规划及实现，保证CPU子系统和顶层PG的alignment。

    图片

  • 掌握CPU子系统和TOP的时序接口优化。掌握TOP isolation cell的placement以及isolation cell input电学特性检查。

  • 掌握TOP和CPU子系统的clock tree Balance优化处理，common clock path处理。时钟树结构trace和时钟树评价。

  • CPU子系统的DRC/LVS检查

  • TOP系统的DRC/LVS检查

  • Hierarchy & Flatten LVS检查原理及实现方法

  • 静态时序分析&IR-Drop

  • DMSA flow

  • 根据Foundry的SOD（signoff doc）的Timing signoff标准建立PT环境。

  • Star RC寄生抽取及相关项检查

  • Timing exception分析，包括set_false_path、set_multicyle_path解析。

  • PT timing signoff的Hierarchical和Flatten Timing检查

  • PT和PR timing的差异分析、Dummy insertion和with dummy的Timing分析

  • IR-Drop分析

    图片

训练营部分文档：

图片

Flow：Partition Flow

图片

时钟结构分析：

图片

复位结构分析：

图片

12nm 2.5GHz的A72实战训练营需要特别设置Latency，TOP结构如下，参加过景芯SoC全流程训练营的同学都知道CRG部分我们会手动例化ICG来控制时钟，具体实现参见40nm景芯SoC全流程训练项目，本文介绍下12nm 2.5GHz的A72实战训练营的Latency背景，欢迎加入实战。

时钟传播延迟Latency，通常也被称为插入延迟（insertion delay）。它可以分为两个部分，时钟源插入延迟（source latency）和时钟网络延迟（Network latency)。

图片

大部分训练营同学表示平时都直接将Latency设置为0了，那latency值有什么用呢？其实这相当于一个target值，CTS的engine会根据你设置的latency值来插入buffer来实现你的latency target值。

下图分为1st Level ICG和2nd Level ICG，请问这些ICG为什么要分为两层？

请问，为什么不全部把Latency设置为0？2nd Level ICG的latency应该设置为多少呢？

图片

latency大小直接影响clock skew的计算。时钟树是以平衡为目的，假设对一个root和sink设置了400ps的latency值，那么对另外的sink而言，就算没有给定latency值，CTS为了得到较小的skew，也会将另外的sink做成400ps的latency。请问，为何要做短时钟树？因为过大的latency值会受到OCV和PVT等因素的影响较大，并有time derate的存在。

图片

分享个例子，比如，Cortex-A72低功耗设计，DBG domain的isolation为何用VDDS_maia_noncpu供电而不是TOP的VDD？

图片

答：因为dbg的上一级是noncpu，noncpu下面分成dbg和两个tbnk。

再分享个例子，比如，Cortex-A72低功耗设计，这个switch cell是双开关吗？答：不是，之所以分trickle和hammer，是为了解决hash current大电流，先开trickle，然后再开hammer。

图片

再分享个例子，比如，Cortex-A72课程的低功耗例子：请问，如果iso cell输出都要放parent，输入放self，那么下面-applies_to_outputs对应的-location为何是self?

图片

答：这个需要了解CPU的内部设计架构，tbnk掉电 VDDS_maia_noncpu也必然掉电，pst如下，所以-applies_to_outputs对应的-location是可以的，那么注意下debug domain呢？

图片

实际上，没有tbnk到debug domain的信号，因此脚本如下：

图片

再分享个例子，比如，Cortex-A72课程的低功耗例子：为何non_cpu的SRAM的VDD  VDDM都接的可关闭电源？SRAM的VDD  VDDM分别是常开和retention电源吧？

图片

答：本来是VDDM作为retention电源设计的，VDD关掉后 VDDM可以供电作为retention使用，但是此处没有去做memory的双电源，sram当成单电源使用，不然sram无法彻底断电。

再分享个例子，比如，Cortex-A72课程有学员的Cortex-A72 maia_cpu LVS通过, 但是MAIA顶层LVS比对不过，我们来定位一下。

以FE_OFN4326_cfgend_cpu1_o为例，点击下图FE_OFN4326_cfgend_cpu1_o：

图片

找到calibredrv错误坐标：（1949,139）

对应到innovus去看坐标：（1949,139）

看到maia_cpu的pin脚过于密集，造成顶层连接pin脚时候会无法绕线，从而导致innovus从maia_cpu上面走线，形成short。尽管maia_cpu带了blockage，但是invs没有足够的连接pin的routing resource，也就只能在maia_cpu上面去try了。

图片

修改办法很简单，具体操作option参见知识星球。

图片

保存db，重新LVS，比对通过。

图片

我们来对比下A72项目与A7项目的资源。A72 Gate数目是A7的13倍！如果都采用28nm制程，A72的面积应该是1180790um^2，实际A72采用12nm制程面积是486100um^2，1180790/486100=2.4，符合摩尔定律。

Cortex-A7单核：

Gates=240291 Cells=118421

Cortex-A72单核：

Gates=3125649 Cells=1207766

28nm Cortex-A7单核：

Area=90830.1 um^2

12nm Cortex-A72单核：

Area=486100.9 um^2

Cortex-A72处理器Partition Flow：

图片

Cortex-A7处理器：

图片

全栈芯片工程师
关注
  • 17
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【数字IC设计】芯片设计中的RDC
qq_40268672的博客
05-12 425
在芯片设计中，RDC是的缩写，类似于CDC（clock domain crossing)，由于现在SOC芯片是有很多ECUs组成，为了使整个系统能够快速从复位中恢复， 用户希望SOC里面每个ECU模块都可以有自己独立的异步复位信号，这样可以在出问题的时候只复位有错误逻辑的模块，而使其它模块保持正常工作。
芯片资深IC设计工程师面经系列（三）CDC分析
weixin_47349046的博客
11-09 436
面试官通常还喜欢在某个点深入的询问下去，特别是一些通用的的偏终端的问题，作为一个前端设计工程师，仅仅会写RTL代码是远远不够的。
CDC以及RDC检查
hzmscut的博客
06-18 882
在数字电路设计中，CDC（Clock Domain Crossing）和RDC（Reset Domain Crossing）是两个重要的检查步骤，用于确保信号在不同时钟域或复位域之间传递时的正确性和稳定性。这些检查帮助设计人员识别和解决由于跨域传输而可能引起的亚稳态和同步性问题。
spyglass进行CDC检查和RDC检查
u011974971的博客
07-15 391
不管有多少个时钟域，完备的流程应该包含CDC检查，尤其有多个时钟域时，即使所有的时钟都来自于一个时钟源。CDC检查不仅检查跨时钟的信号是否满足setup和hold的时序要求，同时也检查时序约束的完备性（包括是否有漏掉的约束、错误的约束）。这个工具的作用是检查出不符合时序约束的设计，而工作的重点是根据检查报告确认设计无问题，关键点在理解时序的setup和hold。spyglass进行CDC检查网上已经有很多详细的介绍了，下面把参考的链接贴出来，方便后续查阅。
IC中的RDC中存在的亚稳态风险以及解决方案
qq_27077339的博客
03-20 5410
1.什么是RDC？ 在芯片设计中，RDC是reset domain crossing 的缩写，类似于CDC（clock domain crossing), 由于现在SOC芯片是有很多ECUs组成，为了使整个系统能够快速复位中恢复，
你了解RDC吗？
笨蛋大乌龟的博客
10-02 1384
举个例子，如果reset1_n的部分要被power gating了，或者被soft reset了，而reset2_n的domain依然工作，那么就会出现这种情况，产生RDC最。在上面这幅图中，我们有2个reset，分别是reset1_n和reset2_n，其中flop F1是被reset1_n给异步reset的，而F3是被reset2_n给异步reset的，F2可能是被同步reset给复位，也可能没有reset，而这其中，F1和F2和F3的控制逻辑的fan-in，也就是说F1的变化会影响到F2和F3的值。
SoC中RDC的问题以及解决方法
hzmscut的博客
06-18 115
在同步设计中，即使数据路径在相同的时钟域中，如果源寄存器的复位与目标寄存器的复位不同，这将创建异步交叉路径，并导致目标寄存器处的亚稳定性。例如，如果源触发器由于其异步复位断言而异步转换到复位状态，并且目标触发器处于正常状态，则目标触发器的输入可能会在该触发器的建立或保持窗口内变化，从而导致亚稳态。在某些设计中，复位必须由一组内部条件产生。在SoC中，全局芯片复位功能用于组合软件或硬件生成的集成电路中的各种复位源，包括：上电复位（POR），低压检测复位，看门狗超时复位，调试复位，软件复位和损耗时钟复位等。
soc的clk和reset/rst/RDC及afifo复位
cy413026的博客
10-27 1509
本节不去讨论同步复位与异步复位以及异步复位的reset_release，主要回答一下几个问题。
vc_static spyglass lint cdc rdc check summary
hzmscut的博客
06-04 135
异步fifo中，因为fifo的读写指针涉及到跨时钟域的同步，而且是多比特，为了避免出现聚合问题（同一个信号的不同比特位可能因为走线延时不一致，在目标时钟域即使经过同步器也会采到非理想值，汇聚在组合逻辑处可能会产生glitch），需要将异步fifo的读写指针用格雷码进行编码。握手的原理：慢时钟域采快时钟域的数据，很可能漏采。多个控制信号有固定的时钟相位差（即不是同时有效，但相隔多个clk有效是固定的），这时最好的处理办法是对一个控制信号进行跨时钟域处理，另一个控制信号则在目标时钟域中产生。
spyglass笔记
jerwey的博客
12-29 3590
spyglass lint
VLC播放器安装文件-rtsp
08-29
播放流媒体资源
python爬虫学习，爬了乐高官网的说明书，给自己写点用得上的东西.zip
08-29
python爬虫学习，爬了乐高官网的说明书，给自己写点用得上的东西
rbac权限管理系统.zip
最新发布
08-29
rbac权限管理系统
一款商城购物App，商品数据采用Python爬虫爬取自某小型电商平台，服务端部署在腾讯云。.zip
08-29
一款商城购物App，商品数据采用Python爬虫爬取自某小型电商平台，服务端部署在腾讯云。
2018年秋季哈工大计算机网络实验.zip
08-29
2018年秋季哈工大计算机网络实验.zip
mayaABC文件建模李小龙动作B
08-29
mayaABC文件建模李小龙动作A，一整套的建模abc数据有动作
芯片设计中低功耗设计方法（完整57页PPT）
08-29
内容： 1、CMOS电路的功耗来源 2、影响功耗的因素 3、低功耗设计方法 4、工艺级的优化技术 5、版图和晶体管级的优化技术 6、RTL级和逻辑级的优化技术 7、系统级的优化技术 8、采用HDL的低功耗设计流程
高分项目-辩论倒计时小程序源码（优秀毕业设计源码）.zip
08-29
1. 精选系统小程序代码说明：经导师指导并认可通过的98分毕设项目代码。 2.适用对象：本代码学习资料适用于计算机、电子信息工程、数学等专业正在做毕设的学生，需要项目实战练习的学习者，也适用于课程设计、期末大作业。 3.技术栈：java，项目代码都经过严格调试，代码没有任何bug！ 4. 作者介绍：大厂码农，java领域创作者，阿里云开发社区乘风者计划专家博主，专注于大学生项目实战开发，文章底部有博主联系方式，更多优质系统、项目定制请私信。 5. 最新计算机软件毕业设计选题大全: https://blog.csdn.net/weixin_45630258/article/details/135901374
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值