【FPGA】几种时序问题的常见解决方法-------3

清明小长假过去了，同学来了，这几天潇洒了几天，陪同学逛真的是累的哼哧哼哧的。今天写一下时许问题常见的跨时钟域的亚稳态问题。

----------------------------------------------------------------------------------------

先说明一下亚稳态问题：

    D触发器的原理图和程序：

D触发器有个明显的特征就是建立时间（setup time）和保持时间（hold time）