自定义博客皮肤VIP专享
点击选择上传的图片
格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图
请上传大于1920*100像素的图片！
图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景
图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB
RGB颜色，例如：#AFAFAF
自定义博客皮肤
FPGA面试题【设计一个74LS163计数器】
2025-01-24 10:15:00 540
FPGA面试题【FPGA 的开发流程是什么】
2025-01-23 10:30:00 1494
FPGA面试题【遇到时序问题怎么解决】
2025-01-22 10:00:00 1050
FPGA面试题【时序报告怎么看？要看哪些指标？】
2025-01-21 10:30:00 753
FPGA面试题【建立时间和保持时间】
2025-01-20 10:00:00 558
FPGA面试题【什么是jitter】
2025-01-19 10:00:00 911
FPGA面试题【什么是 skew】
2025-01-18 10:40:28 621
FPGA面试题【verilog建模中的信号强度排列】
2023-06-28 16:49:20 810
FPGA面试题【如何解决jitter和skew】
2023-06-28 16:47:29 1288
FPGA面试题【Verilog实现一个2位带进位全加器，画出门级电路】
2023-06-27 10:58:09 2730
FPGA面试题【门电路搭建锁存器】
2023-06-27 10:49:11 287
FPGA面试题【跨时钟域的方法】
2023-06-27 10:48:19 604
FPGA面试题【低功耗设计方法总结】
2023-06-26 10:26:19 506
FPGA面试题【fork.join三兄弟区别】
2023-06-26 10:24:11 334
FPGA面试题【FPGA如何进行资源评估】
2023-06-25 17:18:54 1995
FPGA面试题【时序不过怎么办】
2023-06-25 10:33:23 1700
FPGA面试题【Verilog实现无毛刺时钟切换】
2023-06-25 10:29:54 1048
FPGA面试题【如何进行FPGA资源置换】
2023-06-24 10:11:10 844
FPGA面试题【Verilog实现50%占空比的三分频】
2023-06-24 10:10:42 1226
附加约束的作用
2023-06-23 14:18:59 312
用D触发器搭建4进制的计数器
2023-06-23 14:16:18 4525
用你熟悉的设计方式设计一个可预置初值的7进制循环计数器
2023-06-23 14:11:28 1367 1
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
RSS订阅
540
1