- 博客(28)
- 资源 (8)
- 收藏
- 关注
原创 【EDA】SSTA中最慢路径与最快路径统计计算
当计算所有路径N的setup/hold worst path时,本质上是计算max(XN)和min(XN),每条路径延时分布为正态分布(SS、TT、FF),当前EDA工具根据路径N中的最大值来计算Fmax(hold与频率无关),但实际上应计算每条路径之间的相关性,根据上述公式计算得到跟真实的统计学意义上的Fmax。图1中(b)显示,当两条路径标准差为1和5时,假设的误差明显变大,假设更悲观。假设(X1,X2)为二元高斯随机向量,均值(μ1,μ2),标准差(σ1,σ2),相关系数ρ。
2024-06-10 19:30:27
456
原创 【IC】Low Power方法
通过激活选中的block进行memory划分。降低器件工作电压,但延时会显著增大。降低非关键路径的VDD和晶体管从尺寸。指令集最小化以实现更简单的编码和执行。减小操作次数从而降低硬件资源占用。使用low system时钟。使用静态电路代替动态电路。用于降低翻转率的数据编码。基于流水线、并行的架构。
2024-05-30 15:07:28
205
原创 【python】输出print阈值设置
https://numpy.org/doc/stable/reference/generated/numpy.set_printoptions.html#numpy.set_printoptions
2024-05-17 17:44:49
151
原创 【IC】短路电流随负载变化关系
https://engineering.purdue.edu/~vlsi/courses/ee695kr/s2008/Lecture3.pdf
2024-05-08 19:53:49
208
原创 【分析】功耗架构师要求
Google功耗电源架构师职责:https://www.google.com/about/careers/applications/jobs/results/114594301058392774-asic-power-architect/
2024-05-08 10:27:29
195
Altium designer 18- PCB Logo Creator
2019-03-05
FPGA/ASIC高性能数字系统设计_part2
2018-09-17
FPGA/ASIC高性能数字系统设计_part1
2018-09-17
MSP430G2553 DAC+ADC 简单应用,用nokia 5110显示 CCS6.0编写
2014-09-17
诺基亚5110显示屏 MSP430G2553实例程序 CCS6.0编写
2014-07-21
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人