- 博客(201)
- 资源 (8)
- 收藏
- 关注
RSS订阅原创 【IC】innovus timing summary parser
用法：该脚本.py xxxx.summary.gz -o result.json。
2026-04-23 19:57:59
93
原创 【IC】综合AST示例
AST 就是“把 RTL 源码翻译成一棵树形的语法/语义表示”，它仍然保留modulealwaysif<=这些源码层次；它还不是电路网表，但已经让综合前端可以系统地做 simplify、符号解析、位宽解析，再继续降成 RTLIL、mux/dff 和 AIG。
2026-04-06 00:13:06
378
原创 【IC】综合的具体过程示例
n1 = a + bn2 = q + 1这里的sel=1选xsel=0选yn1是“加法结果”n2是“自增结果”n3是“en 控制下二选一”n4是“rst 控制下二选一”q_next是最终下个周期要写入的值。
2026-04-05 23:59:27
404
原创 【AI】创建 claude code cli 风格的欢迎界面
使用 “Test All” 功能，找到最接近你想要的那种块状风格，复制下来，作为一个多行字符串（Triple-quoted string）放进 Python 代码中，然后用 Rich 赋予它 #d07354 颜色。尝试使用 Sub-Zero、ANSI Shadow、Cyberlarge 或 Blocks 字体，claude code cli欢迎界面使用的就是ANSI Shadow字体。你可以去一些专业的 ANSI Art 网站生成文本，然后直接把生成的字符串复制到代码里。
2026-03-18 15:13:22
123
原创 【AI】LLM上下文拼接
在底层，。这意味着对大模型来说，你的每一次 API 调用确实都是一个刚刚经历过记忆清除的“新窗口”。既然大模型每次都会失忆，那么我们在网页版里体验到的“上下文连贯”是怎么做到的呢？答案在于。
2026-03-11 19:27:47
212
原创 【AI】LLM的上下文窗口长度
当历史 Token 数量达到某个阈值（比如 180K）时，程序会在后台偷偷调用一次 API，让模型把之前的长篇对话。
2026-03-11 17:13:15
589
原创 【AI】深度解析OpenClaw智能体循环（Agentic Loop）：底层运行机制、ReAct演进与多智能体协同架构
人工智能系统正在经历从“被动响应的聊天机器人（Chatbot）”向“能够自主推理、规划并操作物理与数字环境的自主智能体（Autonomous Agent）”的根本性范式转变。在这一技术演进的浪潮中，OpenClaw作为一个在2026年初短短六十天内迅速突破15.7万GitHub Star的开源智能体网关平台，提供了一个极具代表性且被广泛验证的工业级参考架构。
2026-03-11 16:18:05
1703
原创 【IC】grid check 电阻检查
指的是。在芯片物理设计中，供电网络是以“三维网格”的形式存在的。工具检查的核心对象是这个，而“电阻高低”只是衡量这个网格结构是否健康的最关键指标。
2026-03-11 14:09:22
248
原创 【IC】innovus的Multi-tap CTS流程
multi-tap CTS功能能够在clock tree spec中存在一个或多个时钟树源（clock tree source）的group。clock_tree_source_group配合多个clock_tree定义，声明这些时钟树源头是逻辑等价的，sink可以自由的、可交换的挂在这些源头下。每个tap驱动都有一个clock_tree定义，最常见的是定义一个generated clock tree。
2026-03-09 20:01:56
332
原创 【IC】clock SI为什么会对应一个延时？
噪声是电压波动”。当这种电压波动发生在信号翻转的过程中时，它改变了信号到达阈值电压的速度，在时间轴上的投影，就变成了实实在在的“延时（Delay）”。
2026-02-28 14:42:27
554
原创 【IC】数字后端设计的timing margin window
我们将计算一个 Register-to-Register 路径的 Timing Window。我们将引入 OCV Derate（片上偏差系数） 和 CPPR（CRPR），因为如果不算这两个，Common Path 和时钟树长度就没有意义了。即：在SS下，我的组合逻辑（Logic）最长能跑多少（Setup Limit），最短必须跑多少（Hold Limit换算回SS）。算出这个值不是为了写报告，而是为了指导 Floorplan 和 Timing Signoff 策略。四、 算出这个值之后怎么用？
2026-01-23 16:52:45
753
原创 【IC】多die设计的bump和TSV规划方法
https://www.synopsys.com/content/dam/synopsys/resources/multi-die/bump-tsv-planning-for-multi-die-designs-wp.pdf
2026-01-04 10:43:12
135
原创 【IC】什么是芯片间接口 -- die 2 die interface
芯片间接口是一种功能模块，用于在同一封装内组装的两个硅芯片之间提供数据接口。芯片间接口利用极短的通道连接封装内的两个芯片，从而实现远超传统芯片间接口的功率效率和极高的带宽效率。芯片间接口通常由物理层 (PHY) 和控制器模块组成，可在两个芯片的内部互连结构之间提供无缝连接。芯片间 PHY 采用高速 SerDes 架构 或高密度并行架构实现，这些架构经过优化，可支持多种先进的 2D、2.5D 和 3D 封装技术。芯片间接口是推动行业从单芯片SoC设计向多芯片SoC封装转变的关键因素。
2026-01-04 10:37:42
989
原创 【AI】MCP和Skills
只需要把它们放到 Claude Desktop 的配置里，你的 Claude 就能瞬间学会“查你的资料”这个技能了。
2025-12-26 15:16:16
581
原创 【AI】MCP、A2A和Skills：Agentic AI的最核心基础设施
底层用 MCP：先把公司里的数据库、Slack、Jira 全部变成 MCP Server，让 AI 能连得上。中间层用 Skills：编写各种 Skills（如“自动报修 Skill”、“周报生成 Skill”），把业务逻辑教给 AI。顶层用 A2A：搞一堆不同角色的 Agent（客服、运维、财务），用 A2A 协议把它们连成一个网，让它们自己开会解决问题。
2025-12-26 15:14:58
1119
原创 【IC】能效 2
层面指标名称公式适用人群宏观 (服务器)SPECpower数据中心运维、采购中观 (极客/评测)Cinebench 分/瓦硬件发烧友、评测媒体微观 (芯片设计)EDPP×t2P×t2芯片架构师策略 (移动端)1 / (Power×\times×Time)操作系统调度优化 (OS Scheduler)
2025-12-25 15:55:56
742
原创 【IC】能效
应用场景关键能效指标典型单位关注点边缘 AI (手机/IoT)TOPS/WTOPS/W电池续航，发热控制数据中心 (训练)FLOPS/WTFLOPS/W电力容量限制，散热成本生成式 AI (推理)Token 能效单次服务成本 (Cost per query)芯片研发操作能耗pJ/MAC架构优劣，工艺制程 (如 3nm vs 5nm)AI 芯片的能效不再是单纯看“跑得有多快”，而是看**“搬运最少的数据，用最低的精度，算出用户满意的结果”**。
2025-12-25 15:51:40
1200
原创 【IC】功耗和能耗
能耗（能量消耗）取决于和两个因素。仅知道功率是 1mW（1毫瓦），无法直接得出一个固定的能耗数值，必须指定持续运行了多长时间。
2025-12-25 15:49:57
947
原创 【IC】CiMLoop：存算AI Core量化仿真
没问题！这是 CiMLoop 的核心知识点清单，涵盖了我们刚才讨论的所有重要概念。你可以把它当作复习笔记。
2025-12-25 13:20:43
789
原创 【IC】timeloop：AI Core量化仿真
AI 芯片设计很复杂，且极其依赖软件层面的“调度”（Mapping）。作者开发了Timeloop，这是一个能自动搜索最佳调度方案、并快速评估硬件性能的工具。它让芯片设计从这就“凭感觉的艺术”变成了“精确计算的科学”。它能帮助工程师在造出芯片之前，就知道这个芯片好不好，以及该怎么用才能发挥最大威力。这篇文章提出了一个“智能模拟器”，它能帮工程师在设计 AI 芯片时，自动找到让数据搬运最少、计算最快的最佳方案。
2025-12-24 18:02:45
1025
原创 【IC】LPDDR带宽
速度：单线按8.5 Gbps算。带宽：每 64bit 位宽提供68 GB/s。接口：准备好处理300+ 个 Pin的复杂 BGA 封装。
2025-12-23 15:45:26
832
原创 【IC】英伟达显卡的超高显存带宽
电动车。省电、便宜、随便跑。F1 赛车。单圈极速（频率）最快，但车道少。高铁车队。虽然单车速度（频率）不快，但它一次能拉几百节车厢（位宽极大），总运力无敌。所以，做 AI 训练这种吞吐量极大的任务，HBM 是唯一的选择。
2025-12-23 15:44:29
753
原创 【IC】UCIe-3D
UCIe-3D 是 Chiplet 的终极形态。它把两颗芯片之间的距离拉近到了“几乎相当于芯片内部连线”的程度。如果说 UCIe-2.5D 是把两栋楼连起来的走廊，那 UCIe-3D 就是直接打穿楼板的电梯。
2025-12-23 14:33:27
551
原创 【IC】3D DRAM堆叠的互连方式
如果为了 Workaround (短期救急)可能会采用UCIe-3D或者类 UCIe 的简化版协议。因为这样可以复用现有的 Chiplet IP，研发周期短。如果为了追求极致性能 (长期布局)会走向“无 PHY 直连”。即逻辑芯片的控制器直接驱动上层 DRAM 的存储单元，把两颗芯片当成一颗芯片来设计。这需要极强的协同设计 (Co-Design) 能力。
2025-12-23 14:30:49
600
原创 【IC】HBM被禁后的规避方案
如果 HBM 被禁，短期内最可行的Workaround是“GDDR7 + 芯片互连”单卡降级：接受单卡带宽下降的事实，用 GDDR7 替代，虽然带宽只有 HBM 的 1/3 ~ 1/2，功耗还高。集群补救：大力发展Scale-out能力。通过高速 SerDes (以太网/私有协议)把更多的卡连起来。逻辑：单卡跑得慢，我就用 10 张卡跑别人 1 张卡的工作量。只要互连够快，就能用数量弥补质量。既然单点（显存）被卡脖子，那就靠系统（集群互连）来突围。
2025-12-22 19:32:58
1051
原创 【IC】HBM的通信物理层
HBM 通信方式1024 位超宽并行总线 + 单端信号 + 源同步时钟。本质上是把 DDR 的物理层拍扁、缩小、加密后塞进了封装里。为什么不用 UCIe？因为 HBM 需要极低的访问延迟和特定的内存控制指令，目前的 UCIe 协议包结构对它来说还是太“重”了。
2025-12-22 19:27:33
838
原创 【IC】UCIE与GDDR
不能用 UCIe 做 GDDR，是因为 GDDR 的定义就是“在 PCB 板上跑的显存”，而 UCIe 物理上跑不了那么远。但是，如果你把显存搬进 GPU 封装里，用 UCIe (或类似的物理层) 连起来，那就是HBM。未来，随着CPO (光电共封装)和Chiplet的普及，GDDR 这种“板级互连”可能会逐渐被边缘化，最终大家都变成“封装内互连”（也就是你说的用 UCIe 做内存）。
2025-12-22 19:26:46
796
原创 【IC】DDR、LPDDR和GDDR
能不能互换？不能。你不能把 LPDDR 芯片焊在 DDR 插槽上，因为物理层电气规范（电压、阻抗、时序）完全不同。但是，控制器 (Controller)逻辑层有很多相似之处，所以很多手机芯片（如骁龙、天玑）的内存控制器经过简单配置，既能支持 LPDDR5，也能支持某些特殊封装的 DDR。谁最强？论带宽：GDDR 遥遥领先。论能效：LPDDR 独步天下。论容量：DDR 是当之无愧的霸主（服务器能插几 TB 内存，手机和显卡做不到）。
2025-12-22 19:25:30
1030
原创 【IC】以太网
以太网不是一根线，而是一套**“交通规则”**（协议）。只要你遵循这套规则（比如数据怎么打包、地址怎么写、撞车了怎么处理），不管你是在铜线上跑、光纤里跑，甚至在空气中跑（Wi-Fi 其实也算广义的近亲），你都属于以太网家族。当我们在芯片行业讨论“以太网”时，通常指的不是你插路由器的那个孔，而是IEEE 802.3 标准族中那个站在金字塔尖的、用于连接超级计算机和 AI 集群的超高速互连技术。它是目前人类数字基础设施的大动脉。
2025-12-22 19:24:37
418
原创 【IC】芯片互连通信速率对比
因为以太网的物理环境相对最单纯，且为了速度不惜代价。技术堆料最猛：以太网 PHY 通常采用最先进的半导体工艺（3nm），也是第一个引入 PAM4、第一个引入强力 FEC (纠错码) 的协议。它的延迟可以很大（百纳秒级），这给 DSP 留出了巨大的运算空间去压榨信道容量。拓扑简单：相比 PCIe 要处理复杂的树状结构、热插拔、向后兼容；以太网通常就是点对点（Switch 到网卡），信道相对干净。极速之王。它代表了人类目前在铜线上传输数据的工程极限。最难搞定DDR。
2025-12-22 19:23:34
483
原创 【IC】芯片IO物理层差异
长跑选手。不怕路远路烂，只要能送到就行，对延迟稍微宽容。UCIe短跑接力。在封装内极其省电地搬运数据，不仅要快，还要极度节能。DDR工厂流水线。就在 CPU 隔壁，要求极低的延迟和极大的吞吐，一点点延迟都不能忍。未来的趋势UCIe正在试图统一 Die-to-Die 的互连。CXL正在试图统一 CPU 到各种加速器/内存的互连（复用 PCIe PHY）。永远不会有一个能同时满足 1米传输、0.5pJ/bit 功耗、5ns 延迟的“万能 PHY”。
2025-12-22 19:22:13
1008
原创 【IC】插入损耗
频率范围主要损耗来源物理原因低频(< 1 GHz)导体损耗电流被挤到表皮，电阻变大高频(> 10 GHz)介质损耗绝缘材料里的分子剧烈摩擦发热任何频率反射损耗接头没接好，路不平所以在 SerDes 这种超高频应用中，我们不仅要用表面光滑的铜（解决导体损耗），还要用损耗角正切 (Df) 极低的板材（解决介质损耗），这也是高速板材贵的根本原因。
2025-12-22 19:21:01
909
原创 【IC】互连中的信噪比
直译就是“信号与噪声的比例”。它描述了你想听到的声音（信号）比背景里的嘈杂声（噪声）大多少。：接收端接收到的有效信号功率（单位：瓦特 Watt）。：接收端混入的噪声功率（单位：瓦特 Watt）。SNPsignalPnoiseSNPnoisePsignal如果SN1000S/N = 1000SN1000，说明信号功率是噪声功率的 1000 倍（信号很清晰）。如果SN1S/N = 1SN1。
2025-12-22 16:41:12
770
原创 【IC】铜互连通信速率理论极限
这是一个非常棒的“第一性原理”问题。当我们剥离掉所有复杂的电路名词（SerDes, CDR, DFE），通信的本质就回归到了物理学和数学。我们来详细拆解，并为你算一笔“铜互连”的账。
2025-12-22 16:40:10
632
原创 【AI】LLM是如何求解复杂数学题的？decoder only的LLM为什么能解数学题？
擅长分解 ：通过“思维链”将复杂问题转化为它擅长的、一步接一步的文本生成任务。懂得求助 ：通过“工具使用”将自己不擅长的精确计算外包给计算器或代码解释器。见多识广 ：通过海量数据的训练，“记住”了大量的数学知识和解题模式，并进行模仿和套用。可以把LLM想象成一个记忆力超群、不知疲倦、但逻辑能力有限的“学霸”。它自己可能无法“顿悟”一个全新的数学定理，但它看过几乎所有人类已经解决过的题型，并且知道如何把新问题拆解成它见过的旧问题，再利用工具精确地计算出结果。这就是LLM解决数学题的奥秘所在。
2025-12-12 11:55:11
815
Practical problems in VLSI physical design automation
2025-04-25
Hardware Architectures for Deep Learning
2025-01-21
Efficient Processing of Deep Neural Networks
2025-01-21
MSP430G2553 DAC+ADC 简单应用，用nokia 5110显示 CCS6.0编写
2014-09-17
Altium designer 18- PCB Logo Creator
2019-03-05
FPGA/ASIC高性能数字系统设计_part2
2018-09-17
诺基亚5110显示屏 MSP430G2553实例程序 CCS6.0编写
2014-07-21
FPGA/ASIC高性能数字系统设计_part1
2018-09-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人