【IDDQ】静态电流 Leakage Current

       由于CMOS结构，理想的静态电流就是泄漏电流，即leakage current。Leakage current的组成主要包括三部分：晶体管源漏间的亚阈值泄漏电流（Ids_off）、栅极泄漏电流（Igate）和结泄漏电流（Ibulk）。我们用NMOS和PMOS来分析下静态电流的组成，静态包含两个状态，开态（on）和关态（off）。下图是nmos、pmos开态和关态的静态电流组成示意图。

       图1. nmos pmos开态关态时的静态电流示意图

       开态时源漏电压相同，晶体管处于导通的稳定状态，此时的静态电流主要是栅极泄漏电流。关态时静态电流主要为源漏间的亚阈值泄漏电流和栅漏间的栅极泄漏电流。

        先进工艺节点下的芯片功耗，泄漏电流导致的静态功耗占比可以达到20%~50%。

亚阈值泄漏电流

        实际的晶体管当栅源电压小于阈值电压Vth时，源漏之间漏电流并不会完全截止，而是呈指数规律下降，如图2所示。

       图2. 65nm nMOS晶体管在70℃下的IV特性

        源漏之间的亚阈值泄漏电流Ids_off表达式为：

        Vds越大，DIBL导致阈值电压Vth下降，亚阈值泄漏电流增大；温度T越高，载流子密度越大，亚阈值泄漏电流随温度呈指数上升。

栅泄漏电流

        栅极泄漏电流产生的主要机理是载流子通过隧穿效应越过栅氧势垒从而产生栅极泄漏电流。

栅极泄漏电流Igate_off表达式为：

        Vgb=Vdd，电压越大，栅泄漏电流越大，而栅极电流几乎不随温度变化。

结泄漏电流

        扩散与衬底或阱之间的p-n结形成了二极管结构，阱和衬底之间也形成二极管结构，这些结构通过电压配置保证其工作在反偏状态，结泄漏电流的主要组成就是二极管的反偏电流。

图3. 扩散区、阱、衬底之间的反偏二极管结构 

        结泄漏电流Ibulk_off表达式为：

        其中s为结面积，Js为饱和电流密度：

        电压越大，温度越高，结泄漏电流越大。

IDDQ中三种泄漏电流的比例

        以某2fin mos管为例，探究三种泄漏电流的比例大小。

        TT常压0.75v下，三种电流随温度变化情况如下图所示：    

        该条件下，Ids占主要部分，igate和ibulk可忽略不计。   

        TT低压0.5v下，三种电流随温度变化情况如下图所示，Ids同样占大头，Igate和Ibulk可忽略不计。  

        TT高压1.2v下，三种电流随温度变化情况如下图所示，Ids占大头，Ibulk占比很小，也可基本忽略不计（低温下时Ibulk不可忽略，此时和Ids同一量级）。

        

参考资料：

CMOS Test And Evaluation

CMOS VLSI Design

半导体器件 物理与工艺 第三版