三、vivado硬件调试

复制前一节创建的vivado工程，到一个新的文件夹下，文件夹取名为vivado_debug.
打开工程，展开IP Integrator，右键Open Block Design，打开 .bd文件。

选择 axi_gpio_0_GPIO 接口，右键选择MAKE Debug。

该接线已被标记为调试：

用同样的方法把下图的两个接口线也调试。

保存工程，单击Run Synthesis 对工程进行综合。
综合成功后会弹出

按图中所示选择，单击OK

现在Debug窗口中的Net都是unassigned（为赋值的），所以我们要添加Debug IP 核来连接这些Net。Debug窗口左侧set up Debug打开

单击下一步，会有几个Clock Domain项未定义，右键设置Clock Domain，如图

然后没有警告，下一步，复选框都要选上。

完成界面

保存工程，在Source窗口Constraints文件下会自动生成。xdc文件，和调试相关约束有关的文件类型。
在Flow Navigator中单击Generate Bitstream。这个过程相当漫长。
之后弹框都选yes，或Ok
最后将硬件设计导入SDK，不要关闭ivado。