Vivado硬件调试

Hello_communication

已于 2023-04-25 17:43:40 修改

阅读量1.9k

点赞数 3

分类专栏： FPGA Vivado 文章标签： fpga开发

于 2023-04-19 14:09:59 首次发布

本文链接：https://blog.csdn.net/Simple_china/article/details/130242196

版权

FPGA 同时被 2 个专栏收录

3 篇文章 0 订阅

订阅专栏

Vivado

1 篇文章 0 订阅

订阅专栏

文章详细介绍了如何使用Vivado中的ILA进行硬件调试，包括添加调试信号、设置触发条件、抓取和分析数据。同时提到了VIO作为虚拟IO，用于实时监控和驱动逻辑信号。在调试完成后，需要清理调试模块并重新生成bit流。

摘要由CSDN通过智能技术生成

Vivado硬件调试

ILA (Integrated Logic Analyzer)

集成逻辑分析仪：监控逻辑内部信号和端口信号。

一、例化ILA添加调试信号

添加IP核
根据要观测信号的属性设置探针属性
创建完成
例化模板
例化;
综合实现，生成bit流;
下载bit文件至开发板;
设置触发条件
抓取结果

抓取信号窗口的个数

等待抓取

抓取状态：
调试完后，删除例化的调试模块和IP核，重新生成bit文件。

二、综合后在网表里添加调试信号：

打开综合设计文件，调整窗口为Debug模式；
在”Nets“中选择要调试的信号，右键选择”Mark Debug“；
一些信号可能会被EDA优化，无法显示完整的数据位宽，此时需要在代码中修改，并重新综合。示例如下：
```
// 添加debug属性，此时EDA不会对该信号进行优化
(* mark_debug = "true" *)reg [24:0] counter;
```

单击”Set Up Debug“

在这里插入图片描述

// xdc文件中多出来的完整代码：
set_property MARK_DEBUG true [get_nets {Led_OBUF[0]}]
set_property MARK_DEBUG true [get_nets {Led_OBUF[1]}]
set_property MARK_DEBUG true [get_nets {Led_OBUF[2]}]
set_property MARK_DEBUG true [get_nets {Led_OBUF[3]}]
set_property MARK_DEBUG true [get_nets Rst_n_IBUF]

create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list Clk_IBUF_BUFG]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 4 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {Led_OBUF[0]} {Led_OBUF[1]} {Led_OBUF[2]} {Led_OBUF[3]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 25 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {counter[0]} {counter[1]} {counter[2]} {counter[3]} {counter[4]} {counter[5]} {counter[6]} {counter[7]} {counter[8]} {counter[9]} {counter[10]} {counter[11]} {counter[12]} {counter[13]} {counter[14]} {counter[15]} {counter[16]} {counter[17]} {counter[18]} {counter[19]} {counter[20]} {counter[21]} {counter[22]} {counter[23]} {counter[24]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 1 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list Rst_n_IBUF]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets Clk_IBUF_BUFG]

可以直接在xdc文件中添加所要调试的信号探针。