Intel和AMD的FPGA型号

最新推荐文章于 2024-08-09 12:44:54 发布

mjiansun

最新推荐文章于 2024-08-09 12:44:54 发布

阅读量589

点赞数

分类专栏： ISP专栏文章标签： fpga开发

原文链接：https://zhuanlan.zhihu.com/p/183822304?utm_id=0

版权

ISP专栏专栏收录该内容

74 篇文章 40 订阅

订阅专栏

1.Intel的FPGA信息

Intel于2015年12月完成了对Altera收购，Altera化身为英特尔可编程事业部(PSG)。目前，Intel FPGA主要分为Agilex™、STRATIX、ARRIA、CYCLONE、MAX五大系列。

1.1Agilex™ FPGA

英特尔® Agilex™ FPGA 家族采用异构 3D 系统级封装 (SiP) 技术，集成了英特尔首款基于 10 纳米制程技术的 FPGA 架构和第二代英特尔® Hyperflex™ FPGA 架构，可将性能提升多达 40%，将数据中心、网络和边缘计算应用的功耗降低多达 40%。

（1）Compute Express Link

英特尔® Agilex™ FPGA 和 SoC 家族通过 Compute Express Link 提供了业界首个面向英特尔® 至强® 处理器的缓存和内存一致性互连技术。这项革命性的 FPGA 互连技术将为具有大量数据处理需求的内存密集型应用提供低延迟和性能优势。

（2）领先的收发器

英特尔® Agilex™ FPGA 和 SoC 家族支持高达 112Gbps 的数据速率和第五代 PCI Express*，可加速收发器创新。英特尔® Agilex™ FPGA 和 SoC 家族为客户提供了全面的收发器产品组合，包括 28.3Gbps、58Gbps 和 112Gbps 收发器块。将收发器开发分离开来可加速产品创新。

（3）DSP 创新

英特尔® Agilex™ FPGA 和 SoC 家族提供了一个可配置的 DSP 引擎，可提供对单精度 FP32、半精度 FP16、BFLOTA16 和 INT8 计算的增强型支持。英特尔® Agilex™ FPGA 和 SoC 家族还支持从 INT7 到 INT2 的低精度配置，以实现最大的灵活性。英特尔® Agilex™ FPGA 可编程性与 DSP 模块创新相结合，非常适合用于不断变化的人工智能工作负载。

（4）异构 3D SiP 技术

凭借成熟的嵌入式多芯片互连桥接 (EMIB) 技术，英特尔® Agilex™ FPGA 和 SoC 家族可提供面向异构芯片的高密度芯片到芯片互连，并以低成本提供高性能。由收发器、自定义 IO、自定义计算和英特尔® eASIC™ 设备块组成的大型设备块库提供了各种应用所需的敏捷性、灵活性和自定义功能。

（5）强化协议支持

通过集成许多常用功能的强化协议（包括 100/200/400G 以太网、PCIe* Gen 4/5 接口、Interlaken、CPRI 和 JESD204B/C 等），英特尔® Agilex™ FPGA 和 SoC 家族可提供最佳的功耗、性能和逻辑利用效率。

（6）内存集成

英特尔® Agilex™ FPGA 和 SoC 家族提供业内首个面向英特尔® 傲腾™ DC 持久内存的 FPGA 支持。除此之外，HBM 集成允许在封装内提供高达 16GB 的外部内存，提供高达 512 GB/s 的峰值内存带宽。专用的 DDR5/4 硬核内存控制器支持进一步扩展板载 DRAM 内存。

（7）第二代英特尔® Hyperflex™ 架构

与英特尔® Stratix® 10 设备设计相比，对备受赞誉的英特尔® Hyperflex™ 架构的持续改进可提供更高的性能。第二代英特尔® Hyperflex™ 架构将扩展到英特尔® Agilex™ FPGA 和 SoC 家族的所有密度和变体，从而大大提高客户的生产力并缩短产品上市时间。

（8）安全设备管理器

安全设备管理器将作为整个 FPGA 的中央命令中心，控制配置、设备安全性、单事件翻转 (SEU) 响应和电源管理等关键操作。安全设备管理器为整个设备建立了统一的安全管理系统，包括 FPGA 架构、 SoC 中的硬核处理器系统 (HPS)、嵌入式硬核 IP 模块，以及 I/O 模块。

1.2Stratix® FPGA

英特尔® Stratix® FPGA 和 SoC 系列结合了高密度、高性能和丰富的特性，可实现更多功能并最大程度地提高系统带宽，从而支持客户更快地向市场推出一流的高性能产品，并且降低风险。

1.3Arria

英特尔® Arria® 设备家族可提供中端市场中的最佳性能和能效。英特尔® Arria® 设备家族拥有丰富的内存、逻辑和数字信号处理 (DSP) 模块特性集，以及高达 25.78 Gbps 收发器的卓越信号完整性，支持您集成更多功能并最大限度地提高系统带宽。此外，Arria® V 和英特尔® Arria® 设备家族的 SoC 产品可提供基于 ARM* 的硬核处理器系统 (HPS)，从而进一步提高集成度和节省更多成本。

1.4Cyclone

Cyclone® FPGA 系列旨在满足您的低功耗、低成本设计需求，支持您加快产品上市速度。每一代 Cyclone® FPGA 都可帮助您解决技术挑战，以提高集成度、提升性能、降低功耗和缩短产品上市时间，同时满足您的低成本要求。

1.5MAX系列

英特尔® MAX® 10 FPGA 在低成本的瞬时接通小外形可编程逻辑设备中提供了先进的处理功能，能够革新非易失集成。它们提供支持模数转换器 (ADC) 的瞬时接通双配置，和特性齐全的 FPGA 功能，针对各种成本敏感性的大容量应用进行了优化，包括工业、汽车和通信等。

2.AMD相关信息

2.1概述

今天是2023年5月22日，XILINX的FPGA已经发展到了第7代，在高性能可编程器件领域，Xilinx已经成为神一般的存在，尤其在航空、航天、军工、通信、医疗等领域，Xilinx有着难以撼动的地位。然而当下，美帝严格限制高端芯片出口，俄乌战争中俄罗斯军工严重缺芯，其中就包含了FPGA。

我从事手机基带硬件设计行业，早些时候在航电领域也有过几年工作经验，深知FGPA在“高端硬件”领域有着举足轻重的地位。恰逢这两年国产化浪潮，帮朋友做了几个FPGA的项目，就把这么多年FPGA的经验积累做了个归纳总结。并且重新翻阅了Xilinx几乎所有的资料，从Xinlinx V-II到Xilinx 7系列，按照自己的思路，重新编排，用更加通俗易懂的方式，把精华知识呈现出来。

目前Xilinx的FPGA已经发展到第7代，其实在几年前，7系已经出现。XILINX并没有将这几年的新产品命名为“8系”，可能并没有出现什么新的架构。最新的产品冠以Ultral-Scale，Ultral-Scale+的代号，它们使用了更低的纳米制程工艺。

在Ultral-Scale技术的加持下，XILINX已经不止满足于标准的可编程阵列型FPGA产品，开始尝试将ARM核、AI引擎等集成到FPGA种，以拓展FPGA的应用场景。

XILINX将自己的产品分为如下几个类别：

Versal：世界首款自适应计算加速平台（ACAP，Adaptive Compute Accelerate Platform），集成CPU、AI引擎，网络硬核等专用内核，可用在云计算核边缘计算的所有领域。包含HMB系列（数据存储和处理）、AI Core系列、AI Edge系列、Prime系列、Premium系列。

ZYNQ：包含ARM核，有专用的DDR，NAND，NOR接口，同时也有高速互联接口。UltraScale+能提供更多的内核，GPU，功能更强大。适合用在需要GPU的项目中。

Spartan：IO最优化设计，成本低，能效高。不支持PCIE、高速接口，适合用在不需要高速互联接口的项目中。所以此系列FPGA只有HR IO，没有HP IO。可以认为是没有专用高速IO接口的FPGA。

Artix：收发器优化系列，配备多达 16 个 6.6Gb/s 的收发器，可为诸如软件定义无线电和低端无线回程等低功耗应用实现最大价值。提供16nm ULTRASCALE+版本。适合用在高速互联的项目中。

Virtex：标准FPGA，性能最强，容量最大，FPGA里面的超大杯。

Kintex：标准FPGA，性价比最高。我理解这是性能相对于Virtex降配，但是能效比却显著提升，并且价格便宜的FPGA系列。

XILINX还有一个CoolRunner-II系列，这个是CPLD，通常用来做FPGA的加载中继。

2.2 制程工艺

XILINX的标准FPGA通常用28nm及以上的制程工艺，Ultral-Scale是指20nm制程工艺，Ultral-Scale+指16nm制程工艺。Versal系列采用了7nm工艺。

Xilinx的制程工艺水平，在逐代提高。

V2时代，待补充

V3时代，待补充

V4时代，待补充

Xilinx与台积电合作，研发了一种平衡了低功耗工艺和高性能工艺之间的一种制程：High Performance Low Power Silicon Process（HPL），28nm，主要用在7系列FPGA上。

对于要求高可靠性的场所，如工业和航空航天，标准FPGA系列是主要被采用的系列。

2.3 FPGA基本原理

我们先看下FPGA的基本结构，如下图。

Xilinx用Logic Cell的数量来衡量FPGA的容量大小，也即是虚线框柱的部分。四个Logic Cells组成一个Slice，两个Slice组成一个CLB。

XILINX用Logic Cell的大小来衡量FPGA的逻辑密度，替代了早期用“门”数量来体现逻辑密度的方式。在6系FPGA中，一个Ligic Cell=1个4输入LUT+1触发器，而7系的FPGA是6输入LUT+2触发器的搭配，所以从逻辑门的规模看，7系的Logic Cell逻辑门规模比6系的大，大约是1.6倍的关系。这是在FPGA的QA中找到的答案，但FPGA的规格书中没有找到相关说明。

可以认为Logic Cell就是FPGA的最小逻辑单元，Logic Cell里面还包括LUT，触发器，运算器等等。

LUT可以认为就是一个RAM，7系的LUT是64bit的RAM，6根地址线。HDL语言描述了一个逻辑电路后，软件会自动计算所有可能的运算结果，并把结果写入到RAM中，这样6根地址线的任意逻辑组合，都能在RAM中查找到对应的值，LUT叫查找表，也即是这个意思。这个查找的过程是非常迅速的，所以能实现非常快速的逻辑运算。此外，FPGA每次上电，载入的“程序”会配置这些RAM，这个“程序”是随时可以改变的，所以叫现场可编程。

由于LUT本质上就是个RAM，所以能将他们配置成RAM使用，但只能配置一部分，并不是全部。当然，也可以配置成移位寄存器。

FPGA的片上RAM资源主要是Block RAM，这些RAM是双端口RAM，跟时钟同步。这些RAM可以让开发人员实现更加复杂的逻辑功能。

逻辑运算更离不开数字信号处理器，即DSP。FPGA包含很多DSP Slice，每个DSP Slice包含一个预加器，一个25x8乘法器，一个加法器和一个累加器。

2.4 MicroBlaze

XILINX的一个IP，一个高度可配置的32位处理器。

2.5 名词缩写

ASSP：Application Specific Standard Parts，为在特殊应用中使用而设计的集成电路。

ASIC：Application Specific Integrated Circuit，专用集成电路。

GMAC/s: Giga Multiply Add Calculation Per Second，每秒10亿次乘加运算,用来描述DSP定点运算性能。

TMAC/s：Tera Multiply Add Calculation Per Second，每秒10千亿次乘加运算,用来描述DSP定点运算性能。

CMT：clock management tiles，FPGA的时钟管理单元，tiles的英语本意是瓷砖，猜测FPGA用tiles这个词语，意思是时钟管理单元像瓷砖一样贴满整个FPGA区域。每个CMT包含一个MMCM和PLL。

MMCM：mixed-mode clock manager，混合模式时钟管理器，详见FPGA基本原理介绍。

SEU：single event upset，单粒子翻转。存储的数据受到外界干扰，0变成了1，1变成了0。

GTx：Giga bits Transceiver，FPGA的收发器，6.6Gb/s(GTP)，12.5Gb/s(GTX)，13.1Gb/s(GTH)，28.05Gb/s(GTZ)。UltraScale中的GTH线速率可达 16.375 Gb/s，GTY 30.5 Gb/s。UltraScale+ GTY 32.75 Gb/s。