＜RTL设计的艺术＞ DDR带宽计算公式

最新推荐文章于 2024-04-07 19:41:56 发布
最新推荐文章于 2024-04-07 19:41:56 发布
阅读量3.2k 收藏 32
点赞数 7
分类专栏： RTL设计的艺术 文章标签： 芯片 verilog fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013613650/article/details/117534709
版权

目录

一、问题背景

二、计算公式

三、公式解释

四、举例说明

五、总结

一、问题背景

给出一个DDR访问latency，以及主频等信息，怎么计算用户可以拿到的带宽？

二、计算公式

Bandwidth = Outstanding * （TransSize * Bus_Frequence）/Latency

三、公式解释

Bandwidth：带宽(单位：MBps)

TransSize=BurstLength*BurstSize(单位：Byte,例如Burst8*128bits=128Byte)

Bus_Frequence：主频（单位：MHz）

Latency：访问延迟（单位：Cycle）

四、举例说明

假设我的IP配置outstanding为8，每次支持burst 16访问，总线位宽为128，DDR系统工作频率为1GHz，DDR典型访问延迟为1500 cycle 。

IP可以拿到带宽为：

Bandwidth = 8 * （16*（128/8）*1000）/1500 

                  = 1365 MBps

五、总结

上述公式是业内通用公式，十分有效；我曾探索公式来源，无功而返。

积小流哥
关注
  • 7
    点赞
  • 踩
  • 32
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
用Verilog HDL进行可综合RTL设计概述
01-19
1 前言 　由于Verilog HDL硬件描述语言语法灵活、易懂，非常接近c语言的风格，所以逐渐成为集成电路...随着设计阶段的不断深人，设计工程师需要将行为级建模转换为RTL级建模，从而使得目标系统更接近于具体实现。为了
模块设计-Verilog RTL-vending machine
03-21
概述：一种自动售货机vending machine的Verilog设计代码，可实现自动售货机的若干种基本操作，例如：...阅读建议：此资源仅为RTL设计代码，可以用作Verilog编程的练习，或者可根据此设计搭建验证平台来熟悉验证过程。
DDR3/DDR4理论带宽和实际带宽计算
weixin_42564775的博客
07-03 6122
以1600MHz主频，64bit位宽计算（公式经过简化）DDR3理论带宽 = 1600DDR3实际带宽 = 理论带宽效率 = 12.5GB/s*70% = 8.75GB/s。
【带宽、主频、位宽、数据传输速率】DDR带宽怎么计算？
计算机视觉方面的点点滴滴，欢迎一起讨论
11-17 5373
两者之间的关系是DDR data rate = DDR主频 * 传输位数，例如DDR4-3200内存的DDR data rate为3200Mbps，而DDR主频为1600MHz。在DDR内存中，数据传输是在时钟周期的上升沿和下降沿都进行一次采样，因此DDR data rate是DDR主频的两倍。需要注意的是，这里的理论带宽是指DDR内存的最大传输速率，实际带宽会受到多种因素的影响，例如内存控制器、内存时序等。这里的Mbit/s指的是兆比特每秒，MB/s指的是兆字节每秒，GB/s指的是千兆字节每秒。
Outstanding量化分析
最新发布
wudpekerlily的博客
04-07 369
outstanding量化分析
DDR理论带宽计算
HeMiJack的博客
07-06 6375
DDR理论带宽计算。 DDR的理论带宽是从硬件能力角度出发，计算的是DDR的理性情况下最大的性能表现，而实际应用当中更加关注的是DDR的实际带宽，而实际带宽与读写的连续性，随机性，缓存等因素都相关。.........
DDR3 内存带宽计算
weixin_34133829的博客
11-18 3508
内存带宽计算公式：带宽=内存核心频率×内存总线位数×倍增系数。      先容我从DDR的技术说起，DDR采用时钟脉冲上升、下降沿各传一次数据，1个时钟信号可以传输2倍于SDRAM的数据，所以又称为双倍速率SDRAM。它的倍增系数就是2。     DDR2仍然采用时钟脉冲上升、下降支各传一次数据的技术（不是传2次），但是一次预读4bit数据，是DDR一次预读2bit的2倍，因此，它的倍增系数是...
内存带宽如何计算？
yuyin86的专栏
11-19 6324
今在网上看到一篇有关内存带宽是如何计算的文章，还不错，转过来和大家一起分享。 内存带宽计算公式：带宽=内存核心频率×内存总线位数×倍增系数。 先容我从DDR的技术说起，DDR采用时钟脉冲上升、下降沿各传一次数据，1个时钟信号可以传输2倍于SDRAM的数据，所以又称为双倍速率SDRAM。它的倍增系数就是2。 DDR2仍然采用时钟脉冲上升、下降支各传一次数据的技术（不是传2次），
rtl.rar_DDR VHDL_VHDL DDR_ddr fpga_rtl_vhdl
09-20
DDR控制器 已通过FPGA 验证 大家不要错过哦
RTL8305NB设计原理图
05-12
5端口百兆交换机，RTL8305NB设计原理图
数字系统的RTL设计
10-29
入门级别的RTL编程书籍，电子科大教材，适合入门小白进行初级的电路设计学习。
DDR, DDR2, DDR3,DDR4,DDR5 理论带宽及时钟频率问题
Gampt
08-05 4639
内存带宽计算方法：64 bits/transfer * DDR transfers/s * number of memory channels。
DDR带宽与视频分辨率
焦冬冬的博客
06-06 657
8K分辨率： 7680*4320个像素点，刷新率：120HZ 总像素点：76804320=33177600； 每个像素点有3种颜色：331776003=99532800 每种颜色需要8bit表示：995328008=796262400 约=8e8； 占用的带宽：99532800120/1024/1024=11.39GB/S 实际需求带宽：11.39GB/S*1.2=13.66GB/S DDR带宽： DDR型号： MT41K256M16TW-107 IT:P DDR4:2400M 2400M42=19.2G
DDR频率及带宽
热门推荐
linpeng_9527的博客
04-11 1万+
开门见山 1、核心频率 内存Cell阵列(Memory Cell Array，即内部电容)的刷新频率，它是内存的真实运行频率。受物理材料的极限限制，内存颗粒的核心频率一直在133MHz~200MHz之间徘徊。 DDR 266、DDR2 533、DDR3 1066、DDR4 2133核心频率为133MHz； DDR 333、DDR2 667、DDR3 1333、DDR4 2666核心频率...
DDR相关
KKLHUO的博客
02-02 6989
16bit/32bit内存概念：以多长单位进行存储（16bit：以bit为单位访问内存=给内存一个地址，内存给一个16bit数据到数据线）一个bank行和列数=行和列有多少位（行：A0-A14=单个bank行总量为2^15；DDR3地址有3个BA（三个Bank 地址，BA0，BA1，BA2）,单块内存是8个bank。地址线有几位BA地址--->多少个bank（2--->4，3--->8）行有A0-A14，共15个bit=一个bank有2^15个行。列有A0-A9，共10个bit=有2^10个行。
【基础知识】~ 时序约束、静态/动态时序分析、DMA、逻辑电平、逻辑最小项、乒乓 buffer、门控时钟、BRAM/DRAM、功耗问题、设计描述方式、延迟设计、DDR 带宽计算
qq_40549426的博客
06-04 2762
时序约束主要包括周期约束，偏移约束，静态时序路径约束三种。通过附加时序约束可以综合布线工具调整映射和布局布线，使设计达到时序要求。附加时序约束的一般策略是先附加全局约束，然后对快速和慢速例外路径附加专门约束。附加全局约束时，首先定义设计的所有时钟，对各时钟域内的同步元件进行分组，对分组附加周期约束，然后对 FPGA/CPLD 输入输出 PAD 附加偏移约束、对全组合逻辑的PAD TO PAD 路径附加约束。......
带宽单位计算方法与关系
weixin_33749242的博客
05-05 433
在计算机网络、IDC机房中，其宽带速率的单位用bps(或b/s)表示；换算关系为：1Byte=8bit1B=8b ———- 1B/s=8b/s(或1Bps=8bps)1KB=1024B ———- 1KB/s=1024B/s1MB=1024KB ———- 1MB/s=1024KB/s在实际上网应用中，下载软件时常常看到诸如下载速度显示为128KB（KB/s），103KB/s等等...
DDR2内存延迟
jiajinkui1988的专栏
04-13 1024
出于在制造工艺方面的进步，DDR3内存颗粒均将以90nm甚至更为先进的制程进行生产，加之若获取相同Clock Frequence和Data Bus时DDR3将会有着更低的DRAM Core Frequence，因此其默认工作电压已由DDR2的1.8v下降至现时的1.5v。正如来自于韩国Samsung公司的Scott Kim先生在2007年北京IDF上的一堂课程中所说：“DDR3内存是高速至冷的新一...
#include <cmsis_os.h>和#include <RTL.h>
05-24
这两个头文件都是针对嵌入式系统的实时操作系统（RTOS）的头文件。其中，`<cmsis_os.h>`是针对ARM Cortex-M处理器的CMSIS RTOS API头文件，而`<RTL.h>`是Keil RTX RTOS的头文件。 这些头文件提供了许多函数和宏定义，用于在嵌入式系统中实现多任务处理、线程同步、内存管理等功能。例如，`<cmsis_os.h>`中定义了`osThreadCreate()`、`osMutexCreate()`、`osSemaphoreWait()`等函数，可以用来创建线程、互斥锁、信号量等；而`<RTL.h>`中则定义了`os_tsk_create()`、`os_mut_init()`、`os_sem_wait()`等函数。 需要注意的是，这些头文件需要配合相应的RTOS使用，不能直接在裸机系统中使用。另外，不同的RTOS可能会有不同的API和头文件，需要根据具体情况进行选择和使用。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

积小流哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值