＜RTL设计的艺术＞ DDR带宽计算公式

最新推荐文章于 2024-09-07 16:02:24 发布
最新推荐文章于 2024-09-07 16:02:24 发布
阅读量3.5k 收藏 33
点赞数 9
分类专栏： RTL设计的艺术 文章标签： 芯片 verilog fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u013613650/article/details/117534709
版权

目录

一、问题背景

二、计算公式

三、公式解释

四、举例说明

五、总结

一、问题背景

给出一个DDR访问latency，以及主频等信息，怎么计算用户可以拿到的带宽？

二、计算公式

Bandwidth = Outstanding * （TransSize * Bus_Frequence）/Latency

三、公式解释

Bandwidth：带宽(单位：MBps)

TransSize=BurstLength*BurstSize(单位：Byte,例如Burst8*128bits=128Byte)

Bus_Frequence：主频（单位：MHz）

Latency：访问延迟（单位：Cycle）

四、举例说明

假设我的IP配置outstanding为8，每次支持burst 16访问，总线位宽为128，DDR系统工作频率为1GHz，DDR典型访问延迟为1500 cycle 。

IP可以拿到带宽为：

Bandwidth = 8 * （16*（128/8）*1000）/1500 

                  = 1365 MBps

五、总结

上述公式是业内通用公式，十分有效；我曾探索公式来源，无功而返。

积小流哥
关注
专栏目录
SpMV 计算的 ARM 和 FPGA 异构加速器设计
qq_43416206的博客
04-22 105
针对稀疏矩阵向量乘(Sparse Matrix-Vector Multiplication,SpMV)在边缘端实施效率不高的 问题,以稀疏矩阵的存储格式、SpMV 的现场可编程门阵列(Field Programmable Gate Array,FPGA)加 速为研究对象,提出了一种多端口改进的行压缩存储格式(Modified Compressed Sparse Row Format, MCSR)与 ARM+FPGA 架构任务级数据级硬件优化相结合的加速方法。 使用多个端口并行存取数 据来提高计算并行度;使用
目标检测YOLO实战应用案例100讲-智能目标检测系统在FPGA中的设计与实现
qq_36130719的博客
06-06 2460
本文结合FPGA芯片的高并行、低功耗、可重配置等优势，对基于卷积神经网络结构的目标检测算法，在端侧场景下的加速与部署进行研究与实现。本章节对本文涉及到的基本理论知识与技术手段进行介绍，为后续系统的方案分析与系统设计奠定理论基础。首先，介绍了卷积神经网络的基本组成部分及其原理。然后，对FPGA及其开发技术进行简单介绍。最后，对当前常用的部分基于FPGA的卷积神经网络加速方法进行概述。
DDR3基础详解
热门推荐
Respate
08-07 4万+
DDR3基础详解 最近在IMX6平台下做DDR3的测试接口开发，以前在学习嵌入式时，用的是官方源码，没有做过多的研究。此时需要仔细研究DDR3的引脚与时序，此篇是我在学习DDR3做的归纳与总结，其中有大部分内容是借鉴他人的 博客，大部分博客的链接我已经贴出来了，如果存在版权或知识错误请直接联系我。 PS:本着知识共享的原则，此篇博客可以随意转载，不过请标明出处(虽然大部分内容不是我写的，但是整理也挺累的 _ ！) 一、专有名词索引表 名称缩写 名称含义 名称描述 RAS 行地址选通脉冲 Ro
DDR3 内存带宽计算
weixin_34133829的博客
11-18 3580
内存带宽计算公式：带宽=内存核心频率×内存总线位数×倍增系数。      先容我从DDR的技术说起，DDR采用时钟脉冲上升、下降沿各传一次数据，1个时钟信号可以传输2倍于SDRAM的数据，所以又称为双倍速率SDRAM。它的倍增系数就是2。     DDR2仍然采用时钟脉冲上升、下降支各传一次数据的技术（不是传2次），但是一次预读4bit数据，是DDR一次预读2bit的2倍，因此，它的倍增系数是...
英伟达GPU的硬件架构——显存带宽和算力
最新发布
四哥的专栏
09-07 955
CUDA 是建立在英伟达GPU硬件架构之上的平台和编程模型。因此，就像要写好高性能的 CPU 程序，必须对 CPU 的硬件架构有一定的理解一样，我们写 CUDA 程序也必须对 GPU 有最基本的了解。
【带宽、主频、位宽、数据传输速率】DDR带宽怎么计算？
计算机视觉方面的点点滴滴，欢迎一起讨论
11-17 1万+
两者之间的关系是DDR data rate = DDR主频 * 传输位数，例如DDR4-3200内存的DDR data rate为3200Mbps，而DDR主频为1600MHz。在DDR内存中，数据传输是在时钟周期的上升沿和下降沿都进行一次采样，因此DDR data rate是DDR主频的两倍。需要注意的是，这里的理论带宽是指DDR内存的最大传输速率，实际带宽会受到多种因素的影响，例如内存控制器、内存时序等。这里的Mbit/s指的是兆比特每秒，MB/s指的是兆字节每秒，GB/s指的是千兆字节每秒。
DDR理论带宽计算
HeMiJack的博客
07-06 7192
DDR理论带宽计算。 DDR的理论带宽是从硬件能力角度出发，计算的是DDR的理性情况下最大的性能表现，而实际应用当中更加关注的是DDR的实际带宽，而实际带宽与读写的连续性，随机性，缓存等因素都相关。.........
内存带宽如何计算？
yuyin86的专栏
11-19 6718
今在网上看到一篇有关内存带宽是如何计算的文章，还不错，转过来和大家一起分享。 内存带宽计算公式：带宽=内存核心频率×内存总线位数×倍增系数。 先容我从DDR的技术说起，DDR采用时钟脉冲上升、下降沿各传一次数据，1个时钟信号可以传输2倍于SDRAM的数据，所以又称为双倍速率SDRAM。它的倍增系数就是2。 DDR2仍然采用时钟脉冲上升、下降支各传一次数据的技术（不是传2次），
如何计算DDR带宽，SOC DDR选型，LPDDR5
xc0377的博客
06-10 1409
text{带宽 (GB/s)} = 4266 \text{MT/s} \times 8 \text{bytes} \times \frac{1}{1024 \times 1024} \approx 32.5125 \text{GB/s}每颗内存芯片的数据路径宽度为64位（8字节）。\text{带宽 (GB/s)} = \text{数据速率 (MT/s)} \times \text{数据路径宽度 (bytes)} \times \frac{1}{1024 \times 1024}
DDR3/DDR4理论带宽和实际带宽计算
weixin_42564775的博客
07-03 8835
以1600MHz主频，64bit位宽计算（公式经过简化）DDR3理论带宽 = 1600DDR3实际带宽 = 理论带宽效率 = 12.5GB/s*70% = 8.75GB/s。
FPGA/IC秋招经典100题（含详解）
Crazzy_M的博客
05-08 1万+
FPGA/IC秋招笔试面试经典100题（含答案及详解），持续更新。。。
优化基于FPGA的深度卷积神经网络的加速器设计
weixin_34010949的博客
08-27 3125
英文论文链接：http://cadlab.cs.ucla.edu/~cong/slides/fpga2015_chen.pdf 翻译：卜居 转载请注明出处：http://blog.csdn.net/kkk584520/article/details/47450159 【0. 摘要】 CNN已经广泛用于图像识别，因为它能模仿生物视觉神经的行为获得很高识...
逻辑这回事（四）----时序分析与时序优化
冬瓜
06-08 314
本文先从基本时序参数讲到时序分析的理论，然后由浅入深讲到时序约束，并根据项目经验给出具体实例；再讲到FPGA如何解决时序违约，最后给出FPGA高速设计的具体方法。
DDR, DDR2, DDR3,DDR4,DDR5 理论带宽及时钟频率问题
Gampt
08-05 6961
内存带宽计算方法：64 bits/transfer * DDR transfers/s * number of memory channels。
DDR带宽与视频分辨率
焦冬冬的博客
06-06 799
8K分辨率： 7680*4320个像素点，刷新率：120HZ 总像素点：76804320=33177600； 每个像素点有3种颜色：331776003=99532800 每种颜色需要8bit表示：995328008=796262400 约=8e8； 占用的带宽：99532800120/1024/1024=11.39GB/S 实际需求带宽：11.39GB/S*1.2=13.66GB/S DDR带宽： DDR型号： MT41K256M16TW-107 IT:P DDR4:2400M 2400M42=19.2G
LPDDR4X带宽计算方法
a2591748032的博客
07-29 559
LPDDR4X带宽计算方法
ddr频率及带宽
cy413026的博客
08-26 2万+
本文分别以DDR/DDR2/DDR3为例介绍 DDR 266、DDR2 533、DDR3 1066 一、核心频率 核心频率即DDR的clk频率 DDR 266 核心频率133MHz DDR2 533核心频率 133MHz DDR3 1066核心频率 133MHz 266 533 1066是DDR的标签表示的就是DDR的标称单bit位宽数据传输速率或等效频率 二、工作...
DDR频率及带宽
linpeng_9527的博客
04-11 1万+
开门见山 1、核心频率 内存Cell阵列(Memory Cell Array，即内部电容)的刷新频率，它是内存的真实运行频率。受物理材料的极限限制，内存颗粒的核心频率一直在133MHz~200MHz之间徘徊。 DDR 266、DDR2 533、DDR3 1066、DDR4 2133核心频率为133MHz； DDR 333、DDR2 667、DDR3 1333、DDR4 2666核心频率...
#include <cmsis_os.h>和#include <RTL.h>
05-24
这两个头文件都是针对嵌入式系统的实时操作系统（RTOS）的头文件。其中，`<cmsis_os.h>`是针对ARM Cortex-M处理器的CMSIS RTOS API头文件，而`<RTL.h>`是Keil RTX RTOS的头文件。 这些头文件提供了许多函数和宏定义，用于在嵌入式系统中实现多任务处理、线程同步、内存管理等功能。例如，`<cmsis_os.h>`中定义了`osThreadCreate()`、`osMutexCreate()`、`osSemaphoreWait()`等函数，可以用来创建线程、互斥锁、信号量等；而`<RTL.h>`中则定义了`os_tsk_create()`、`os_mut_init()`、`os_sem_wait()`等函数。 需要注意的是，这些头文件需要配合相应的RTOS使用，不能直接在裸机系统中使用。另外，不同的RTOS可能会有不同的API和头文件，需要根据具体情况进行选择和使用。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

积小流哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值