＜RTL设计的艺术＞ 组合逻辑功耗优化

目录

一、问题背景

二、深入分析

三、优化方法

四、总结

---

一、问题背景

组合逻辑功耗往往被忽略，因为我们分析功耗时，“门控率”、“门控效率”、“连续两次时钟采样数据变化率”等等指标都与组合逻辑无关，以及memory功耗分析也不会看组合逻辑。

试想一下，你是否有分析过“乘法器”、“加法器”的功耗？

实际上组合逻辑功耗分析也是比较困难的，这是当前EDA工具较少分析的原因。

二、深入分析

例如下面的电路：共有N路组合逻辑计算，最终从中选出1路输出到寄存器。

实际上每次只使用了1路组合逻辑的结果，但是其余组合逻辑的输入也会变化，同样的产生翻转功耗，在某些情况下,"例如大位宽乘法"时，功耗很可观。

三、优化方法

考虑对组合逻辑输入端增加开关，即把那些不使用的组合逻辑输入全置为0，这样它们就不会翻转了。