这个星期忙的不亦乐乎,画原理图仿真弄得我的欲仙欲死。
整个设计基本参照魏坤的设计,输入信号先进行衰减然后送入跟随器,之后由AD603进行程控放大,之后用运放将信号抬高2.5V,送入AD831中。AD831利用FIFO芯片进行缓冲,由msp430控制读取。AD831和FIFO照搬魏坤对60M信号进行分频设计。
整个思路就是这样了,但第一级的调理电路怎么仿真都不对,虽然有魏坤大神的设计在那里,但是我还是想自己设计一下,但很明显hold不住那么多的运放。四月份就要对项目验收了,同时还要再做另一个项目,压力真的很大,今天在压力之下购物欲再次冒头,定了一台mini2。
整个设计暂时称其为第一版,第二版将用FPGA代替时钟模块和FIFO,争取连MCU一起代替了。不过现在想这些貌似有些早,先在四月之前把第一版做出来。
加油!