CDC跨时钟域问题总结

1.metastability(亚稳态，无法确定是0还是1)

 

造成亚稳态原因：建立保持时间违例时。setup or hold violations lead to metastable states.

区别于竞争冒险，竞争冒险是组合逻辑电路问题。

解决办法：单bit时，两级或三级同步。

2. Reconvergence 问题（多bit数据合并，每bit延时不一致）

 

解决办法：使数据每次只有1bit发生变化（gray encoder）。编码后原时钟打一拍，目的时钟两级同步。

3. Data hold 问题（高时钟频率向低时钟频率传数据）

 解决办法：高低电平时钟拓展。

 4. Design Intent (大量数据传输：握手、异步FIFO)

 握手信号两级同步。

5. Reset Synchronization (异步复位同步释放)

同步释放是为了避免保持时间建立时间违例导致的亚稳态问题。

 

复位方式Verilog代码：三种复位方式_u014566195的博客-CSDN博客_dsp三种复位方式